[求助] 时钟芯片AD9516-3输出幅度较低的原因

sinva   2017-5-20 16:08 楼主
选用AD9516-3芯片:      1、输入25MHz进REF1通道,OUT0输出80MHz,幅度只有200mV
      2、降低输出频率到40MHz,幅度升高到500mV
      以上输出幅度为什么达不到LVPECL模式的峰-峰典型值780mV?求指点,谢谢。



回复评论 (4)

“输出幅度为什么达不到LVPECL模式的峰-峰典型值780mV?”
多数情况是负载过重。
点赞  2017-5-20 16:46
在输出端和负载之间串联一个K级电阻。看看幅度有没有变大。要是不能变大。可能是示波器带宽等原因导致显示失真。
点赞  2017-5-20 18:52
引用: maychang 发表于 2017-5-20 16:46
“输出幅度为什么达不到LVPECL模式的峰-峰典型值780mV?”
多数情况是负载过重。

后级只接了一路AD9139,接法也没错,但幅度还是低,现在找不到原因
点赞  2017-5-22 08:56
可以更改匹配电容试试,上电路图嘛。无源的我试过,更匹配电容,变化很大
点赞  2017-5-22 10:21
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 京公网安备 11010802033920号
    写回复