[求助] DAC8831输出误差很大,有没有用过的帮忙分析一下原因

zpccx   2017-5-25 20:44 楼主
使用TI的16位DAC(DAC8831)和FPGA进行SPI通信,SPI时钟速率50MhzDAC参考电压Vref=4.096V,采用TI的ref5040作为外部参考电压,后面经过一个运放跟随作为缓冲向DAC输出参考电压,
DAC输出端口输出0~Vref对应0x0000~0xFFFF

FPGA持续发出0x0000 理论应该输出为0V,实际输出平均12.6mV,峰峰值压差123mV
0000h.jpg


持续发出0x7FFF  理论输出应该为2.048V,实际平均输出2.0527V,峰峰值压差250mV
7fff.jpg


持续发出0xFFFF,理论应该输出为Vref=4.096V,实际输出平均值为4.0802V,峰峰值157mV
ffff.jpg



FPGA向DAC发出   0x0F0F ,理论输出
理论上,DAC输出端口电压应该为 240.941mV,实际平均值256.6mV,峰峰压差193mV

QQ图片20170525195049.jpg


参考电压用示波器测量的结果是,平均值4.0888V,峰峰值压差327mV

ref5203601.jpg




这个DAC输出太不稳定了,经过分析,我认为是参考电压Vref不稳定导致的DAC输出不稳定,有没有什么其他的建议,怎么让参考电压稳定?或者怎么让输出DAC输出稳定?



回复评论 (17)

“经过分析,我认为是参考电压Vref不稳定导致的DAC输出不稳定”
根据什么现像,你这么认为?
既然有很好的示波器,直接用示波器看看基准电压。
点赞  2017-5-25 20:56
引用: maychang 发表于 2017-5-25 20:56
“经过分析,我认为是参考电压Vref不稳定导致的DAC输出不稳定”
根据什么现像,你这么认为?
既然有很好 ...

看了基准电压,在最后一张图片,波动也比较大,比datasheet上给出的大了很多。我也不知道为何会这么大。
点赞  2017-5-25 21:21
引用: zpccx 发表于 2017-5-25 21:21
看了基准电压,在最后一张图片,波动也比较大,比datasheet上给出的大了很多。我也不知道为何会这么大。

从示波器图片中看不出横轴(时间)每格是多少。
猜测:电路板布线不当造成的干扰。
点赞  2017-5-25 21:38
5040已经是非常好非常好的参考源,难道你买的假货? 本帖最后由 dontium 于 2017-5-25 22:02 编辑
点赞  2017-5-25 21:58
引用: dontium 发表于 2017-5-25 21:58
5040已经是非常好非常好的参考源,难道你买的假货?

应该不是假货吧。。淘宝上某大型芯片商城买的。
刚刚单独把一个新的芯片焊接到一个空板子上,通上电源,电源是平均6.9311V,峰峰值压差63mV,如下图 IMG_5266.JPG


测试的REF5040输出为平均4.0903V,峰峰值压差60mV,如下图
IMG_5265.JPG


测试电路的原理图如下:
QQ图片20170526103104.png


应该怎么看输出稳定不稳定呢?从示波器上看,这个波动频率特别高,几Mhz。而我的输入也有几十Mhz的波动频率。
根据数据手册上的电源抑制比PSRR的图像,
psrr.jpg
到10khz以上,电源抑制比就很低了,会是这个原因导致输出电压的纹波过大吗?

点赞  2017-5-26 10:46
引用: zpccx 发表于 2017-5-26 10:46
应该不是假货吧。。淘宝上某大型芯片商城买的。
刚刚单独把一个新的芯片焊接到一个空板子上,通上电源, ...

测试电压基准,估计你们实验室里面的仪器设备办不到——没有那么高的精度。
从“波动频率特别高”这句看,更像是引入了干扰。至于干扰是布线不合理造成的,还是电源不干净造成的,还是外界通过空间耦合的,难以判断。
点赞  2017-5-26 11:47
芯片出问题的可能非常小,
这是芯片以外的干扰
点赞  2017-5-26 12:21
基准的布线很讲究,另外后面没有必要加运放缓冲。
上传了一些书籍资料,也许有你想要的:https://download.eeworld.com.cn/user/chunyang
点赞  2017-5-26 12:30
引用: maychang 发表于 2017-5-26 11:47
测试电压基准,估计你们实验室里面的仪器设备办不到——没有那么高的精度。
从“波动频率特别高”这句看 ...

谢谢你的回复
我测试的时候,是在开关电源附近测试的,会不会是这个原因呢?
PCB布板我是尽量按照datasheet中的推荐来的,但是这是我第一次自己设计电路板,其他有些地方不合理,导致干扰很大。
点赞  2017-5-26 17:18
引用: chunyang 发表于 2017-5-26 12:30
基准的布线很讲究,另外后面没有必要加运放缓冲。

我是看了ADC的参考电路,ADC的参考电压之后是加了一个运放缓冲,所以在DAC的参考电压电路设计的时候,擅自臆想也加一个运放缓冲。
点赞  2017-5-26 17:21
引用: zpccx 发表于 2017-5-26 17:18
谢谢你的回复
我测试的时候,是在开关电源附近测试的,会不会是这个原因呢?
PCB布板我是尽量按照datas ...

“我测试的时候,是在开关电源附近测试的,会不会是这个原因呢?”
我只能说,有这种可能。
解决外来干扰,是相当困难的问题,不仅需要电路知识,还需要电磁场知识,甚至机械结构都会影响干扰的强弱。
点赞  2017-5-26 17:27
引用: zpccx 发表于 2017-5-26 17:21
我是看了ADC的参考电路,ADC的参考电压之后是加了一个运放缓冲,所以在DAC的参考电压电路设计的时候,擅 ...

通常都不需要加,除非是需要驱动多个负载,超出了基准源的能力,或者是需要变换基准源的电压时才加。增加运放,对运放电路的要求很高,稍有不慎,引入噪声不说,基准源的精度都给整坏了,万万不能照猫画虎,需要知道为什么。
上传了一些书籍资料,也许有你想要的:https://download.eeworld.com.cn/user/chunyang
点赞  2017-5-26 17:27
引用: chunyang 发表于 2017-5-26 17:27
通常都不需要加,除非是需要驱动多个负载,超出了基准源的能力,或者是需要变换基准源的电压时才加。增加 ...

谢谢版主的建议
点赞  2017-5-26 18:51
引用: maychang 发表于 2017-5-26 17:27
“我测试的时候,是在开关电源附近测试的,会不会是这个原因呢?”
我只能说,有这种可能。
解决外来干 ...

我用示波器测,如果表笔什么都不接,悬空,会有几mV的波动

如果我把示波器两个表笔  分别接到两个AGND的测试点  就会有五六十mV的波动,这是正常现象吗
点赞  2017-5-27 09:57
引用: zpccx 发表于 2017-5-27 09:57
我用示波器测,如果表笔什么都不接,悬空,会有几mV的波动

如果我把示波器两个表笔  分别接到两个AGND ...

“如果我把示波器两个表笔  分别接到两个AGND的测试点  就会有五六十mV的波动”
这个不正常。
点赞  2017-5-27 11:15
引用: zpccx 发表于 2017-5-27 09:57
我用示波器测,如果表笔什么都不接,悬空,会有几mV的波动

如果我把示波器两个表笔  分别接到两个AGND ...

“如果我把示波器两个表笔  分别接到两个AGND的测试点  就会有五六十mV的波动”
有点奇怪:你们的示波器用表笔不用探头的么?
点赞  2017-5-27 11:19
请问还有DAC8831的驱动程序发我一份吗?
点赞  2021-7-21 21:05
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 京公网安备 11010802033920号
    写回复