[求助] 求助VHDL 的计数器设计

陷入迷途的学生   2017-6-4 18:09 楼主
可变模式计数器设计
实验任务与要求
1、设计模为 12、24、30、60的加法计数器;
2、在控制信号的控制下实现变模计数;
3、按下控制信号,计数器从0开始计数;
4、设计一个共阴7段数码管控制接口,在时钟信号的控制下,使2位数码管动态刷新显示上述计数器的计数结果。

回复评论 (3)

可以看我之前的帖子,除了第四个没涉及
点赞  2017-6-4 19:46
楼主还能看到我的消息吗,我打不开那个人主页,你能发到我邮箱吗?2196704448@qq.com,有实验报告那就更好了,谢谢谢谢
点赞  2019-6-17 10:31
楼主还能看到我的消息吗,我打不开那个人主页,你能发到我邮箱吗?2196704448@qq.com,有实验报告那就更好了,谢谢谢谢
点赞  2019-6-17 10:31
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 京公网安备 11010802033920号
    写回复