[求助] 全桥电路的串扰问题

最近在做一个全桥电路，但是在上桥臂导通的时候，下桥臂总会出现一个尖峰，我感觉这个尖峰可能导致下桥臂暂时性导通，然后恢复正常，所以我现在的开关消耗非常大，特别是带载之后，还在不断增大开关消耗。有没有大佬能够解决这个串扰导通的问题，或者是能够降低下这个开关损耗。急急急！！！

“急急急！！！”？
1. 这般问法（包括“在线等”之类），似有逼人作答的感觉。
2. 真要急的话就应尽力、充分、清晰地做好铺垫，如电路图（最好在问题处做上标记），入/出条件，有关信号参数（如本题中信号速度等），方有可能深入、高效地讨论。

也没有测试数据，，，，
就直接要求要降低开关损耗的方子，，，

减小驱动电阻,缩短开关时间;
选择低Rdson的开关器件;
合适的吸收电路会让你的损耗降低，，，，，

一般地，开集/开漏管的断开时间＞导通时间，但楼主所说的“下桥臂”问题是否真为“导通→断开”？
再者“下桥臂”指的是电压低的一边还是画在图纸下方的桥臂，并无公认的定义，所以用图纸+标记说明万无一失。缜密的思维和有条理的工作作风，也是对技术人员的基本要求。

不好意思啊，现在重新叙述一下，电路如下，我在DCOUT端加了20V直流恒定电压，在左侧电感输入端测量，做的一个DC-DC 测量波形如下：图中黄色也就是第一个波形是上桥臂Q2的栅极电压波形，蓝色是Q2的S（漏极）的电压波形，紫色下桥臂Q4的GS之间的电压波形，从图中可以看到的是当Q2的GS电压上升，要导通时，Q4的下降之后会有一个短暂的尖峰，不带载的时候也有3V左右，已经可以达到Q4开通的电压了。 还有就是今早测量的时候，发现在测量是，在Q2关断，Q4导通的时候，似乎Q2还没有关完，Q4好像就已经开始导通了，波形如下： 所以现在我的整个开关消耗特别巨大，电路效率80%左右，我想问的是，这个消耗是不是我上面描述的原因所造成的，还有就是如何可以降低这个消耗。我自己感觉有可能是MOSFET的选型不太对。 本帖最后由 TWWT 于 2017-7-27 11:27 编辑

死区太大了吧

死区太大了吧

哦哦，那我改小点试试