[分享] 芯片电源管脚去耦电容与过孔位置的影响研究

zhengzhiyi312   2017-8-27 21:37 楼主
1.jpg
1、  论题:
PCB设计时,芯片的电源管脚通常需要添加0.1uF去耦电容,去耦电容放在管脚附近,在附近打一个过孔至电源层,将电源引入芯片。经常考虑的一个问题是,PCB表层走线时电源走线有两种情况1)过孔->去耦电容->芯片管脚;2)去耦电容->过孔->芯片管脚;
按照原理分析,这两种情况那种更好呢?下面对此论题进行研究。
2、  建立模型
按照实际布线情况,具体布线数据按照以下设置:
2.jpg
PCB第二层为GND,距离TOP层的层叠厚度9mil;则:TOP1mm长度20mil宽度的导线电感为L=0.57nF,电容太小忽略不计。
过孔孔径12mil、焊盘直径为20mil,反焊盘设定为40mil,介电常数4.5,板厚1.6mm,则此通孔过孔电感Lvia=1.35nH、电感两侧的电容Cvia各为0.2pF
3.jpg
对于芯片引脚,设定为SOC表贴焊脚,则每50mil引脚长度,其电感约1nH。本设计芯片引脚就设定为50mil1.1mm)。
3、模型
4.jpg
4、结果
5.jpg
5、结果分析
在同一频点上,对于1M之内的工作噪声,两种布线结构无任何差别;
超过1M的工作噪声,红色曲线(先过孔后电容)效果较好,效果差为15mV/100mA=0.15mV/mA(对于模拟芯片,例如低带宽运放等,其工作电流本身变化很小,其差异也就很小);
但红色曲线(先过孔后电容),在10M~100M范围内,存在一个谐振点,但对于低工作电流变化的芯片,其影响同样很小。
1)  低工作电流变化的芯片,两种结构基本无差异;
2)  高工作电流变化的芯片(例如数字开关芯片,开关瞬间电流变化很大),则建议使用“先过孔后电容”的结构,当然特别考虑是否会落在谐振点上,布线时避开此点。

回复评论 (5)

第一个仿真电路图不对吧, L2 C3 直接接在电源上,就没有任何作用了。
点赞  2017-8-28 07:57
引用: cruelfox 发表于 2017-8-28 07:57
第一个仿真电路图不对吧, L2 C3 直接接在电源上,就没有任何作用了。

你说的很对,电源放错位置了,应该和过孔电感是串联关系。
点赞  2017-8-28 19:18
1)修改后的电路图和结果:
1.jpg 2.jpg

2)绿的要比红的好,“去耦电容-过孔-管脚”要比“过孔-去耦电容-管脚”效果好一点点。为什么呢,不太符合传统思维。
点赞  2017-8-28 19:33
VIA.DSN (35.5 KB)
(下载次数: 8, 2017-8-28 19:34 上传)

orcad源文件。


点赞  2017-8-28 19:34

6楼 KLo 

楼主是使用什么软件仿真的呢,想学习一下,谢谢!
点赞  2018-9-12 16:01
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 京公网安备 11010802033920号
    写回复