2.1 在Lauchpad的入门产品线里就是MSP430G2系列，这里在网站上归类为valueLine。就是性价比最高的意思。当然，MSP432在更低的功耗下和性能均衡下，不放过MSP430，价格也在不断降低。所以，性价比是否最高还要看MSP432什么时候降价。
不过作为入门对象，是最好不过了。主要原因就是TI的RISC指令集。这个是ARM的是完全不同的，arm为了均衡，全部封装在CMSIS中，其实是一个非常大的RISC指令集。而针对MSP430的指令集其实恰到好处。某些牛牛闪闪的机构花了很长时间声称搞自己的CPU指令集，其实，从原理上讲根本没有难度，只是是否要去塌下心来做的事。当然从TI在后续的主流产品放弃了自有的RISC指令集，也可以看出，开发过程是没有门槛的，但是是否能推广，并被更多用户认可是另一回事。估计TI保留MSP430这个系列的最大原因，应该是坚守自己的指令集阵地。
这里涉及的指令集架构如图，
这里只最传统的哈佛结构，并有TI的一些改进和功能精简。通过数据和指令总线进行数据的传输，外设其实也一起分享地址，不过是通过一个总线转换单元，转换成8位的总线。一部分纳入16位总线的，应该是DMA这样的高速外设。
对于时钟系统的选择，以及分频的设定，和其他芯片比不是那么丰富，但是已经足够选择和使用了。有些芯片使用的时钟种类至少5种，如低功耗时钟LPMT，实时时钟ROT，看门狗时钟WatchDog等，而且还有多个时钟源，这个在读文档和选择上其实更容易晕。所以，如果想先明白，从MSP430开始应该是最佳选择。
内存地址分配如图
对于16位来说，确实是128K地址空间，对应于与32位的是4G。但是，包括blink这样的简单控制，或者如水位控制这样的自动控制，4k应该就非常充分了。
高位在前，低位在后，对应的每个bit的位置如下。
在后续的说明中，其实可以看出，就是通过对具体某个地址的某个bit进行置位和更新，就形成了对各种功能的设置，因此，从这个角度说，理解这个地址分布是有必要的，至少可以理解整个的运行机制。有些采用FPGA进行编程和开发的工作，其实和这个很类似，就是直接落实到了具体的bit上的，至少用verilog等语句使开发者看不到这个过程。
2.2 系统说明（中断，运行模式等）
开机启动的reset有多种源，其中POR是最基本的硬件启动，还有软启动的模式。Reset实际上是给一个固定持续实际的电压脉冲，就进入启动模式。
中断包括系统终端，可屏蔽终端和不可屏蔽中断。按照优先级访问，
中断执行需要5-6个CPU时钟周期。中断向量表在位于 0FFFFh到 0FFC0h的地址空间。
运行模式，也就是MSP430最早占地盘的本事就是低功耗。在低功耗，全速模式和最小外设的情况下运行，功耗差别是非常大的。这个也是MSP430可以用在电池供电的的原因。
但是实现低功耗，不是简单硬件支持就可以实现的，需要在时钟，程序以及中断选择上下足文章。应该更多是软件技术的体现。
TI专门提供了一个低功耗开发的编程文档，其中一个窍门还建议，完整系统启动和初始化后直接进入低功耗模式。然后等着用中断从睡眠中唤醒。当然，外设也可以唤醒的。
2.3 CPU
这个CPU不用分页，可以直接访问。RISC只有27个指令语句，每句只需要一个CPU周期。可以位访问，也可以快速内存直接数据传输。
包括PC，SP，SR等CPU寄存器，地址访问模式也比较全。
在升级版的MSP430还有CPUX功能，就是扩展CPU指令，可以不分页访问到1MB的地址空间。最主要的是地址位扩展到20位的结果。
2.4 时钟
总共有4个时钟源，有外部的高速时钟和低速时钟，内部的高速时钟和低速时钟。外部时钟会更精确，内部会使用更方便。但在编程上是区分不大的，更多是关系到性能。参考下图，
2.5 DMA
DMA是不经过CPU的直接数据访问，最多可以有个3个通道。地址可以是固定地址，也可以说是地址对地址的传输等。
传世有6种传输模式，可以是单个传输，也可以是块传输等。块传输的逻辑图如下，
2.6 其他外设
FLASH的读写，GPIO的读写，SPI，I2C,UART, ADC10/DAC12，ADC12提供10位和12位精度模数转换，高精度的数模转换采用SD16/SD24。还有watchDog，比较器CA，电压监测SVS，硬件乘法加速器器等。这些都是按照一定的逻辑对内存和寄存器进行位操作的结果。
了解这些功能，对于使用程序中的对应的初始化和执行过程是有帮助的。
此内容由EEWORLD论坛网友北方原创，如需转载或用于商业用途需征得作者同意并注明出处
京公网安备 11010802033920号
