[FPGA开发] 关于DDR SDRAM的读写时钟域问题

HAORUIMIN   2018-1-19 10:40 楼主
DDR SDRAM读数据时要跨时钟域,而写数据的时候则不跨,这个是怎么解释的呢?是因为写数据时数据和随路时钟都是FPGA发出,所以SDRAM的工作时钟和他要接收的数据是相关时钟域,而读的时候,随路时钟是芯片自己发出的,捕获时钟却是FPGA自己的本地时钟,这样才导致了跨时钟域对吗?而SDR SDRAM读写时都没有跨时钟域是因为不管读写都是FPGA发出的时钟,只是处于相关时钟域,这样理解对吗?

回复评论 (4)

奇怪
点赞  2018-1-19 14:57

什么意思
点赞  2018-1-19 14:57
引用: HAORUIMIN 发表于 2018-1-19 14:57
什么意思

不好意思,在测试,刚才有人进这个帖子有点问题
点赞  2018-1-19 15:01
没人吗,求讨论啊
点赞  2018-1-23 21:40
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 京公网安备 11010802033920号
    写回复