什么是功率MOSFET？

我们都懂得如何利用二极管来实现开关，但是，我们只能对其进行开关操作，而不能逐渐控制信号流。此外，二极管作为开关取决于信号流的方向；我们不能对其编程以通过或屏蔽一个信号。对于诸如“流控制”或可编程开关之类的应用，我们需要一种三端器件和双极型三极管。我们都听说过Bardeen& Brattain，是他们偶然之间发明了三极管，就像许多其它伟大的发现一样。
结构上，它由两个背靠背的结实现(这不是一笔大交易，早在Bardeen之前，我们可能就是采用相同的结构实现了共阴极)，但是，在功能上它是完全不同的器件，就像一个控制发射极电流流动的“龙头”—操作龙头的“手”就是基极电流。双极型三极管因此就是电流受控的器件。
场效应三极管(FET)尽管结构上不同，但是，提供相同的“龙头”功能。差异在于：FET是电压受控器件；你不需要基极电流，而是要用电压实施电流控制。双极型三极管诞生于1947年，不久之后一对杰出的父子Shockley和Pearson就发明了(至少是概念)FET。为了与较早出现的双极型“孪生兄弟”相区别，FET的三个电极分别被称为漏极、栅极和源极，对应的三极管的三个电极分别是集电极、基极和发射极。FET有两个主要变种，它们针对不同类型的应用做了最优化。JFET(结型FET)被用于小信号处理，而MOSFET(金属氧化物半导体FET)主要被用于线性或开关电源应用。
他们为什么要发明功率MOSFET？
当把双极型三极管按照比例提高到功率应用的时候，它显露出一些恼人的局限性。确实，你仍然可以在洗衣机、空调机和电冰箱中找到它们的踪影，但是，对我们这些能够忍受一定程度的家用电器低效能的一般消费者来说，这些应用都是低功率应用。在一些UPS、电机控制或焊接机器人中仍然采用双极型三极管，但是，它们的用途实际上被限制到小于10KHz的应用，并且在整体效率成为关键参数的技术前沿应用中，它们正加速退出。
作为双极型器件，三极管依赖于被注入到基极的少数载流子来“击败”(电子和空穴)复合并被再次注入集电极。为了维持大的集电极电流，我们要从发射极一侧把电流注入基极，如果可能的话，在基极/集电极的边界恢复所有的电流(意味着在基极的复合要保持为最小)。
但是，这意味着当我们想要三极管打开的时候，在基极中存在复合因子低的大量少数载流子，开关在闭合之前要对它们进行处理，换言之，与所有少数载流子器件相关的存储电荷问题限制了最大工作速度。FET的主要优势目前带来了一线曙光：作为多数载流子器件，不存在已存储的少数电荷问题，因此，其工作频率要高得多。MOSFET的开关延迟特性完全是因为寄生电容的充电和放电。
人们可能会说：在高频应用中需要开关速度快的MOSFET，但是，在我的速度相对较低的电路中，为什么要采用这种器件？答案是直截了当的：改善效率。该器件在开关状态的持续时间间隔期间，既具有大电流，又具有高电压；由于器件的工作速度更快，所以，所损耗的能量就较少。在许多应用中，仅仅这个优势就足以补偿较高电压MOSFET存在的导通损耗稍高的问题，例如，如果不用它的话，频率为150KHz以上的开关模式电源(SMPS)根本就无法实现。
双极型三极管受电流驱动，实际上，因为增益(集电极和基极电流之比)随集电极电流(IC)的增加而大幅度降低，我们要驱动的电流越大，则我们需要提供给基极的电流也越大。一个结果使双极型三极管开始消耗大量的控制功率，从而降低了整个电路的效率。
使事情更糟糕的是：这种缺点在工作温度更高的情况下会加重。另外一个结果是需要能够快速泵出和吸收电流的相当复杂的基极驱动电路。相比之下，(MOS)FET这种器件在栅极实际上消耗的电流为零；甚至在125°C的典型栅极电流都小于100nA。一旦寄生电容被充电，由驱动电路提供的泄漏电流就非常低。此外，用电压驱动比用电流驱动的电路简单，这正是(MOS)FET为什么对设计工程师如此有吸引力的另外一个原因。
另一方面，其主要优点是不存在二次损坏机制。如果尝试用双极型三极管来阻塞大量的功率，在任何半导体结构中的不可避免的本地缺陷将扮演聚集电流的作用，结果将局部加热硅片。因为电阻的温度系数是负的，本地缺陷将起到低阻电流路径的作用，导致流入它的电流更多，自身发热越来越多，最终出现不可逆转的破坏。相比之下，MOSFET具有正的电阻热系数。
另一方面，随着温度的升高，RDS(on)增加的劣势可以被感察觉到，由于载子移动性在25°C和125°C之间降低，这个重要的参数大概要翻番。再一方面，这同一个现象带来了巨大的优势：任何试图像上述那样发生作用的缺陷实际上都会从它分流—我们将看到的是“冷却点”而不是对双极器件的“热点”特性！这种自冷却机制的同等重要的结果是便于并联MOSFET以提升某种器件的电流性能。
双极型三极管对于并联非常敏感，要采取预防措施以平分电流(发射极稳定电阻、快速响应电流感应反馈环路)，否则，具有最低饱和电压的器件会转移大部分的电流，从而出现上述的过热并最终导致短路。
要注意MOSFET，除了设计保险的对称电路和平衡栅极之外，它们不需要其它措施就可以被并联起来，所以，它们同等地打开，让所有的三极管中流过相同大小的电流。此外，好处还在于如果栅极没有获得平衡，并且沟道打开的程度不同，这仍然会导致稳态条件下存在一定的漏极电流，并且比其它的要稍大。
对设计工程师有吸引力的一个有用功能是MOSFET具有独特的结构：在源极和漏极之间存在“寄生”体二极管。尽管它没有对快速开关或低导通损耗进行最优化，在电感负载开关应用中，它不需要增加额外的成本就起到了箝位二极管的作用。
MOSFET结构
JFET的基本想法(图1)是通过调节(夹断)漏-源沟道之间的截面积来控制流过从源极到漏极的电流。利用反相偏置的结作为栅极可以实现这一点；其(反相)电压调节耗尽区，结果夹断沟道，并通过减少其截面积来提高它的电阻。由于栅极没有施加电压，沟道的电阻数值最低，并且流过器件的漏极电流最大。随着栅极电压的增加，两个耗尽区的开头前进，通过提高沟道电阻降低了漏极电流，直到两个耗尽区的开头相遇时才会出现总的夹断。
MOSFET利用不同类型的栅极结构开发了MOS电容的特性。通过改变施加在MOS结构的顶端电极的偏置的数值和极性，你可以全程驱动它下面的芯片直到反转。图2显示了一个N沟道MOSFET的简化结构，人们称之为垂直、双扩散结构，它以高度浓缩的n型衬底开始，以最小化沟道部分的体电阻。
在它上面要生长了一层n-epi，并制成了两个连续的扩散区，p区中合适的偏置将产生沟道，而在它里面扩散出的n+区定义了源极。下一步，在形成磷掺杂多晶硅之后，要生长薄的高品质栅极氧化层，从而形成栅极。要在定义源极和栅电极的顶层上开接触窗口，与此同时，整个晶圆的底层使漏极接触。由于在栅极上没有偏置，n+源和n漏被p区分隔，并且没有电流流过(三极管被关闭)。
如果向栅极施加正偏置，在p区中的少数载流子(电子)就被吸引到栅极板下面的表面。随着偏置电压的增加，越来越多的电子被禁闭在这块小空间之中，本地的“少子”集中比空穴(p)集中还要多，从而出现“反转”(意味着栅极下面的材料立即从p型变成n型)。现在，在把源极连接到漏极的栅结构的下面的p型材料中形成了n“沟道”；电流可以流过。就像在JFET(尽管物理现象不同)中的情形一样，栅极(依靠其电压偏置)控制源极和漏极之间的电流。
MOSFET制造商很多，几乎每一家制造商都有其工艺优化和商标。IR是HEXFET先锋，摩托罗拉构建了TMOS，Ixys制成了HiPerFET和MegaMOS，西门子拥有SIPMOS家族的功率三极管，而Advanced Power Technology拥有PowerMOS IV技术，不一而足。不论工艺被称为VMOS、TMOS或DMOS，它都具有水平的栅结构且电流垂直流过栅极。
功率MOSFET的特别之处在于：包含像图2中并行连接所描述的那样的多个“单元”的结构。具有相同RDS(on)电阻的MOSFET并联，其等效电阻为一个MOSFET单元的RDS(on)的1/n。裸片面积越大，其导通电阻就越低，但是，与此同时，寄生电容就越大，因此，其开关性能就越差。
如果一切都是如此严格成正比且可以预测的话，有什么改进的办法吗？是的，其思路就是最小化(调低)基本单元的面积，这样在相同的占位空间中可以集成更多的单元，从而使RDS(on)下降，并维持电容不变。为了成功地改良每一代MOSFET产品，有必要持续地进行技术改良并改进晶体圆制造工艺(更出色的线蚀刻、更好的受控灌注等等)。
但是，持续不断地努力开发更好的工艺技术不是改良MOSFET的唯一途径；概念设计的变革可能会极大地提高性能。这样的突破就是飞利浦去年11月宣布：开发成功TrenchMOS工艺。其栅结构不是与裸片表面平行，现在是构建在沟道之中，垂直于表面，因此，占用的空间较少并且使电流的流动真正是垂直的(见图3)。在RDS(on)相同的情况下，飞利浦的三极管把面积减少了50%；或者，在相同的电流处理能力下，把面积减少了35%。

学习了，好。

看了很久还是不懂，不能静下心我

学习下。。。。。。。。。，谢了。