悬赏
3
分 芯积分未解决
我在做一个FPGA的片外SDRAM读写功能的开发，参考了特权老师的verilog代码。
背景：
片外SDRAM采用的是HY57V561620FT-HI，模块当中利用100K时钟产生数据流，利用20M时钟进行读写控制操作。
自刷新控制时间是7.5μs，设置了自动预充电。
当前情况：
写入情况：
读出情况：
问题：
1、这款片外SDRAM芯片手册里只给了一个133M时钟，是指芯片正常工作的最大时钟吗？在20M时钟的情况下能正常工作吗？
2、有什么测试方法能够证明数据正确写入了吗？
3、现在数据读出存在给它一个地址和对应的读出控制字，却没有数据输出到sdram_data引脚上，导致后面数据无法正确传送。我想问的是，我像上图我设置的控制字以及地址是正确给到SDRAM了吗？这样没有数据输出可能会是什么原因呢？
京公网安备 11010802033920号
