[资料分享] 关于一种测频仪的设计的方法,急啊！

由于上次没有说清楚，帖子沉了，再发一次，希望高手们帮帮忙啊
附件里是设计的一个思路，其中   [size=89%][size=75%]n由8MHz的晶振分频至0.8Hz，作为闸门信号
[size=89%][size=75%]n闸门信号：占空比为80%，低电平时间为0.25s，高电平时间为1s（闸门）
[size=89%][size=75%]n用选择器的目的在于减少单片机引脚的使用
[size=89%][size=75%]n可每次读取一个显示位所对应的数据
频率测量范围的要求是1Hz-10MHz（输入信号幅度为0.5V-5V）。显示的数据因为要达到10M，所以需要8位显示
对频率准确度的基本要求为0.1% (f>1000Hz时)。f为10MHz时，频率绝对误差不大于100Hz。f小于1000Hz时，频率绝对误差不大于0.5Hz，要求采用单片机对低频输入信号测频。在一定时间间隔T内测得信号的周期性变化次数为N，则其频率可表示为： f=N/T    ，希望版主给详细点的解答，我刚入门，谢谢啊
请教高手，这个设计具体应该怎么做？单片机用C语言编写，CPLD该怎么编写？最近被这个搞晕了，还请高手指点指点啊，初步想采用7位计数（频率最高为10MHZ，取9999999HZ在误差范围之内），选择器采用32选4，计数器采用10进制计数的方式，单片机对低频信号测频，其他的还一片模糊，请高手指点

给两个例子你参照一下~~~