要 点
● 射频电路设计师必须经常采用间接测量电路性能的方式，来推断电路故障的原因。
● 射频电路设计问题正在影响数字电路设计和模拟电路设计。
● 将射频电路集成在同一块印制电路板或 IC 上，这会促使人们使用一种新的设计方法。
● EDA 厂商正在开始提供集成时域仿真和频域仿真的分析工具。
射频电路设计就是对发射电磁信号的电路进行设计。射频意为无线电频率，因为射频电路在其初期，只能发射调幅和调频两个波段的无线电信号。今天，把高频电路设计称为“射频电路设计”，只是沿用了历史名称。图1表明，自从 20 世纪 60 年代使用 UHF 电视技术以来，广播设备使用高于 300000 MHz的频率。从那时以来，通信设备的内容、频率和带宽都增加了。安捷伦科技（Agilent Technologies）公司负责先进设计系统(ADS)平台的经理Joe Civello说，对模拟/混合信号 IC 设计师的挑战正以前所未有的速度在加剧。在加大带宽和提高最终产品功能的市场需求推动下，设计正在进入更高的频率范围，并不断提高复杂性。工程师们正在把射频电路与模拟及数字纳米电路集成在一起。吉比级数据速率正在使数字电路像微波电路那样工作。不断扩充而更复杂的无线通信标准，如 WiFi（无线相容性认证）802.11a/b/g、超宽带和蓝牙标准，都要求设计师去评估其设计对系统整体性能的影响。
形状因子、功耗和成本推动着模拟电路设计、射频电路设计和数字电路设计的日益集成化。便携式设备小巧轻便，功耗和成本尽可能低。集成度直接影响着最终电子产品的制造成本、尺寸和重量，通常也决定所需功率的大小。设计师从材料清单中每去掉一个元件，维持该元件的供应链所需日常开支就会随之减少，最终产品的制造成本就会下降，产品尺寸也会缩小。
德州仪器公司(TI)负责无线应用的研究经理Bill Krenik说，射频电路的设计一向是很困难的，因为缺乏恰当的检测仪器，使高频信号的分析复杂化了。工程师们不得不采取间接的测量方法，并根据他们能够观察到的电路行为状态来推断电路特性。随着工程师们在同一块芯片上实现数字电路、模拟电路和射频电路，种种集成问题就使这一问题进一步复杂化。通过衬底传输或通过 IC 表面辐射的数字信号会影响射频或模拟部分的噪声敏感度。这些潜在的影响大多会结合在一起，从而使最初的硅片存在各种问题。传统的调试方法也许不再适用，这意味着你必须正确地进行设计，并在设计投片之前就要准确无误地对尽可能多的物理效应建立模型。当设计方法不能准确地建立硅片的模型时，设计小组通常别无选择，只能把器件制造出来，再去观察其工作状态。走这条途径就像一场赌注很高的赌博，多数公司只是把它作为最后的一招。
 |
模拟电路和射频电路历来都制作在各自的芯片上，这样可以更方便地在系统中隔离噪声，防止耦合到电路的敏感节点中。工程师们把这几类设计元件都集成在同一块芯片上时，就不能忽视噪声问题。假如没有某种形式的精确硅衬底模型，工程师们也许要到硅片从工厂退回后才会知道问题的存在。这类产品的开发几乎总是需要一个由各个工程领域的专家组成的小组。很少有哪个设计师既有射频专业知识，又有模拟电路专业知识；再则，射频电路专家和模拟电路专家使用不同的开发工具，而且可能居住在不同的地方，从而导致最终芯片集成期间的困难增加。
每一个独特的设计领域各有用于开发和模块测试的方法和技术。工程师们用来设计模拟电路的方法与设计数字电路的方法有着根本的差别，同样，模拟电路与射频电路也有明显区别。例如，在模拟领域和射频领域中，不存在能支持综合的布尔代数等价物。而且，在频率域中对数字电路块的仿真是毫无意义的。由于这些基本的差别，在设计开始前必须考虑到各种设计方法之间常常会不匹配。设计师几乎总是在时间域中进行数字设计，而在频率域中进行射频设计（为了提高仿真速度）。把两种类型的设计集成在同一块芯片上，可能意味着整个芯片的仿真时间会拉长到不现实的地步。在设计流程的测试阶段和验证阶段，情况也是如此。数字电路的测试不同于模拟电路的测试，同样，设计的模拟部分也不同于射频部分。尽管有这些问题，但设计师们已经开发并将继续开发把所有这三个领域组合在一起的产品。
模拟器件 (Analog Devices) 公司射频和无线电部的业务开发总监Doug Grant，讲述了一次成功的工程开发，虽然当时的工具还有种种缺点。当模拟器件公司决定采用直接变频，即“零中频”体系结构来减少 Othello 系列射频收发器的元件数量和成本时，设计师们必须使用各种技术来解决体系结构问题。直接变频的最大问题是直流偏移校正，特别是当你将直接变频应用于时分多路复用系统如GSM（全球移动通信系统）时更是如此，这是因为时分多路复用系统对每个突发脉冲串都必须进行偏移补偿，而每个突发脉冲串的偏移则各不相同。多数客户和同行引用其他供应商以前的失败尝试，都竭力劝告不要采用直接变频。首要问题是要通过仔细地设计发射器电路，尽可能减小偏移。设计师在射频系统首先要进行的是频率规划，使本振泄漏导致的自混频减少至最低程度。其次是对高增益基带放大器和滤波器进行细心设计；这需要传统的模拟电路设计工具和仿真，获得良好的——但不是足够好的——性能。
当时工程师们增加了几个低精度数/模转换器，用以进行软件控制的直流偏移调整，使情况有所改善，但仍不足以应付各种可能的情况。进一步减小偏移需要更高的功率、更大的芯片面积，因此混合信号设计师和系统设计师必须找到一个共同的解决方案。系统设计师建议，动态范围增加几分贝是吸收残余偏移所必不可少的。作为对此建议的响应，模/数转换器设计师改进了以前的设计，他们结合运用模拟电路和数字电路的设计工具和仿真，使增加的功耗为最小。然后，系统小组与物理层软件小组合作，利用一个不会大量增加运算能力的、经过改进的偏移校正例程来完善信道补偿算法。经过集体努力，终于开发出一种牢靠的直接变频收发器。
模拟器件公司高速变换器部产品系列总监Dave Robertson说，在产品规划和开发期间，射频电路设计师必须处理四类问题。他们必须考虑各种商业问题，如芯片尺寸、成品率和上市时间。他们必须考虑为产品打开最大的应用市场的互操作性标准。工程师们还必须考虑产品工作的频率域。要使用的频段可能是特许的，也可能是非特许的，不过，无论哪种情况，它都将受到国家机构和国际组织的监管。最后，设计师必须处理产品的物理层，因为他们必须在这一层解决许多非线性问题。
在系统级上，无线产品设计师必须评估系统的整体功能和性能，其中包括数据吞吐量、信道干扰和功耗。评估结果有助于系统体系结构设计师确定各种设计元件的要求和规范，供电路级设计使用。电路设计师在晶体管级实现每个元件，并在理想情况下应能利用系统级规范作为测试基准，对照系统要求来验证元件性能。在物理实现级，设计师设计出每个射频元件的布局，并根据原始产品要求，把每个元件封装在一个或多个器件中。他们必须对包括器件和互连线寄生效应在内的布局进行验证，以确保最终的性能和可制造性。将射频器件集成到产品中的设计师必须有一种能在设计完成之前评估系统性能的方法。
AWR(Applied Wave Research)公司总裁兼首席执行官James Spoto看到了某种挑战，因为所有这些设计领域或阶段均被孤立的 EDA 环境和数据库隔离开来，并且都使用不适用于吉赫频率的工具和模型。体系结构模型和实际电路性能之间的相关性很差。体系结构模型忽视射频电路的多种缺陷，如噪声、失真和阻抗不匹配，或与这些缺陷的近似性很差。
AWR 公司的Analog Office设计套件旨在缓解这个问题。它侧重于射频收敛，并在跨越 IC 设计流（从系统级到电路级的设计和验证）的统一设计环境中提供一种互连线驱动的、具有射频意识的并行设计方法。它包括设计和原理图的输入，时间域和频率域的仿真和分析，物理布局（带有自动器件级布局布线以及集成式设计规则校验程序）基于求解程序的 3D 全场提取[使用 OEA 国际公司(www.oea.com)的技术]，以及支持射频测量的整套波形显示和分析功能。
Ansoft 公司用具有数据输入和可视化功能以及时间、频率和混合模式仿真的Ansoft Designer 来支持射频电路设计。在系统级仿真时，除了其射频与 DSP 元件库以外，Ansoft Designer支持编译型和解释型 C 和 C++ 用户自定义模型的联合仿真，以及Mathworks 公司的 Matlab 联合仿真。电路仿真求解包括为获得非线性噪声、瞬态、数字调制、非线性稳定性以及负载与信源拉升而进行的分析。它还具有适用于滤波器和传输线的设计综合功能。该产品包括一个布局与制造模块以及一个 3D 平面电磁仿真引擎。
Eaglewave 公司的 Genesys套件包括原理图输入、若干仿真引擎、适用于一些模拟电路的综合功能，以及生产和定制功能。仿真引擎支持线性电路仿真、频谱域系统仿真、谐波平衡非线性仿真，以及多级平面 3D 电磁仿真。它还具有适用于传输线、运算放大器滤波器、LC 滤波器、直接 LC/分布式滤波器、锁相环、振荡器、微波分布式滤波器以及延迟均衡和阻抗匹配电路的综合功能。
Neolinear 公司为射频电路设计师提供的是 NeoCircuit-RF。该工具具有适用于一系列射频元件的设计输入、仿真和综合功能。它利用 Cadence 公司的 Specctre RF 仿真程序和安捷伦公司的 ADS 仿真程序来交互地或自动地对各种定制的射频电路进行尺寸调整、偏置和验证。工程师可以利用内置的功能进行测量，或者通过开放式 API（应用编程接口）添加自己的专有测量方法。NeoCircuit-RF 能利用 LSF(www.platform.com)或 Grid Engine(www.gridengine.sunsource.net)在设计小组成员之间适当地管理可用的执行许可证，从而把综合工作分配给多台机器。
许多射频设计平台都集成有安捷伦科技公司的 ADS(Advanced Design System)。ADS有好几个仿真引擎，其中包括交流、直流、S-参数和谐波平衡仿真引擎，以及电路包络仿真引擎和瞬态及会聚仿真引擎。据 Dataquest 公司说，安捷伦科技公司是射频电路设计市场的领头羊，这并不使人感到意外。
在低达几兆赫的频率时，射频效应也可能会很显著，这取决于设计的尺寸大小。即使是几百兆赫的时钟频率也会有频率分量进入吉赫范围。基本时钟频率的这些高频谐波能很容易地从电路板或芯片辐射出去，从而在设计的其它部位造成噪声和干扰问题。目前，模拟电路设计师和数字电路设计师都看到“高频”在其设计中造成不希望有的后果，即信号污染、串扰、衬底耦合和寄生效应。业界使用“信号完整性”这个术语来描述数字电路设计中不希望有的射频效应。参考文献 1 介绍了多种有助于你避免其中一些问题的EDA 工具。寄生效应提取工具和时域仿真程序用在高频时描述连线工作状态的各种模型代替了理想的连线。虽然这些工具比不建立寄生效应模型要好，但只是对连线射频性质的一阶近似。更详细、更精确的电磁及卷积建模软件有助于解决设计中最重要而又最敏感的部分，但仿真花费时间更长，而且只在布局或封装设计的小区域内才切实可行。
工程师们历来习惯在单独而又孤立的模块上设计射频电路。人们要求减小手机和 PDA 等消费电子产品的形状因子，从而出现了带射频电路的印制电路板设计。设计上的挑战取决于工作频率。在较低的频率时，你可以在电路板上安装分立的射频元件，再用阻抗可控的印制线和通孔把它们连接起来。在进行需要较高频率的设计时，设计师必须利用参数曲线以及预先计算的散射参数（即 S-参数）模型，才能用传输线和器件模型来设计所有物理元件。在缩小体积的需求驱使下，甚至出现了对这些预定义参数曲线的交互式修改。为了验证电路，你必须先使用一种 3D 电磁场求解程序来建立传输线模型。然后，你必须使用一个电路仿真程序来进行功能验证。具有吉比数据速率的高速器件的集成，已经抬高了高速电路设计和仿真的门槛，并且需要更精确的模型来描述这些器件内部的通信体系结构。
数字电路设计师习惯于把逻辑功能封装成预先定义的元件，然后在印制电路板上把它们连接起来。工作频率很高的射频电路很少采用预先定义的元件；包括印制线、通孔和导电图形等在内的互连传输线构成功能电路。这种方法需要对射频电路行为更透彻的了解，而且严重依赖于电磁仿真程序和电路仿真程序。此外，射频电路噪声大且很敏感，需要进行物理隔离。
高速电路设计和射频电路设计都涉及到建立互连传输线的精准模型。高速电路采用复杂的分立数字元件。射频电路包含了金属化层内的元件，从而取消了分立元件。在射频电路设计中，互连印制线建模复杂，需要使用 3D 电磁场求解程序。在射频-模拟窄带设计中，传输元件形状为电路提供无源元件，如电容、电感和短路。这些无源元件只在所需信号工作的狭窄频率范围内有用，而在其它频率下则具有不希望有的特性。因此，一个为“射频-模拟”设计的印刷电路板铜箔形状仅供一个频带相当窄的信号使用。虽然半导体厂商和 EDA 厂商都在努力开发精确的射频器件模型，使之能够被有效地仿真，但多数设计师仍然依赖于射频集成电路厂商提供的设计指南和参考设计。
工程师们之所以使用高速串行 I/O，乃是因为它性能更高、成本更低，设计更简单。Xilinx 公司的 RocketPHY 收发器具有 10Gbps的数据速率，允许设计师使用比传统并行总线体系结构更快的串行连接。利用数吉比串行 I/O 技术进行设计，需要更加注意影响信号完整性的各种问题，如衰减、噪声和反射。因此，工程师们必须使用通常只有射频设计师使用的技术，对设计进行分析，因为分布寄生效应的确切特性对于系统的总体行为是至关重要的。工程师通常使用 S-参数来描述各种与传输线、封装和连接器有关的寄生效应特性。
Synopsys 公司的 HSpice 仿真程序具有一整套丰富的分析功能、绝好的模型和对 S-参数模型的支持。Xilinx 公司的设计师在开发 RocketPHY 收发器期间，使用 HSpice 来描述该收发器的特性。
除了与安捷伦科技公司等射频电路设计主要厂商的联盟以外，Mentor 公司还拥有一些印制电路板射频电路的设计与验证工具。Mentor 公司已对其芯核设计定义产品和芯核设计布局产品，即 Board Architect 和 Board Station，进行了改进，以便了解各种射频元件。你可以利用兼有ModelSim 和 ADMS 两种仿真引擎功能的System Vision对混合信号电路进行仿真。Mentor 公司更新了它的 ICX 和 HyperLynx 仿真程序，以处理更精确的传输线模型，如有损耗传输线和与频率有关的通孔。
Cadence 公司的 PCB Design Expert 使工程师能在设计过程的各个阶段导入射频子电路的设计模块，与信号分析工具连接，并定义和约束关键的高速信号。
数字IC、模拟IC和射频 IC的设计师面临的主要挑战是：找到一个合适的仿真环境，他们能够在这个环境里评估可能的解决方案，并验证所选用的方法。从历史上看，高频系统的设计师使用频域仿真技术来开发射频元件和微波元件，而模拟/混合信号系统的设计师则使用时域仿真技术来开发大规模集成电路，并独立从事各自的设计。模拟/混合信号系统工程师设计当今的许多射频/混合信号 IC，并使用时域仿真技术(Spice)来寻找电压增益，电压增益和阻抗的交流扫描，噪声电压，等等。不过，EDA 厂商们则利用频域仿真技术，开发了大多数针对高频应用的技术。关心频域数据的射频工程师们可以轻松地利用频域仿真工具来设计电路块。
随着高度集成的大规模射频/混合信号 IC 的问世，高频系统和模拟/混合信号系统的设计师现在必须共用硅片。同时，设计小组正在利用多种半导体技术把高频元件、模拟元件和数字元件组合在高度集成的模块上，由此实现各种完整的系统。
正是这种情形，使各种设计方法正在合并，使统一的射频/混合信号电路设计小组应运而生。从高频系统设计师的观点来看，设计的规模和复杂性正在提高，从而更加需要用时域仿真技术来补充他们熟悉的频域仿真技术。从模拟/混合信号电路设计师的角度来看，数据速率和信号频率正在提高，从而愈加需要用频域仿真技术补充他们熟悉的时域仿真技术。
对于某一种既需要时域分析又需要频域分析的设计，有一种方法可以处理它的仿真问题，即把所有描述抽象为行为模型，这样你就可以减轻仿真器的计算负担，且保持合理的 CPU 运行时间。有了这些方法，射频和模拟电路块以及射频和模拟信号就可以线性化或简化为“基带”模型，这样就可以使仿真速度最快。Matlab 是一种普遍用来从体系结构上探索混合模式设计的工具。它和使用这种方法的其它工具都采用在结构和功能上通常接近于C或C++的专有描述语言。这些工具都使用数据流算法，而且通常均能实现比 HDL 仿真器速度更快的仿真。快速的全功能仿真器当然是可取的，而且在许多情况下也很有用，但很多资深的系统体系结构设计师抱怨说，这些仿真所提供的数据几乎没有他们还不知道的。
在体系结构设计和实现之间存在着根本的隔阂。如果设计描述所用的格式就是体系结构探索使用的格式，那么你就无法继续实现设计。在接近真实的实现时，你必须利用不同的实现语言来更加详细地描述射频电路块和模拟电路块——最终深入到晶体管级。
就模拟电路设计而言，Spice 系列电路仿真程序仍然是最受欢迎的。不过，为了使结果达到所需要的精确度，Spice 仿真需要很长的执行时间。在最近几年里，EDA 厂商已提供了“快速 Spice”仿真程序，它们使用查寻表模型或时序算法，或两者兼而用之，而不使用传统的 Spice 算法。这些工具能大大缩短模拟电路领域和混合信号电路领域的仿真时间，而你需要在晶体管级进行大型数字电路块的仿真时最为成功。不过，对于包含射频前端的系统而言，不是精确度不够，就是精确度设定过于严格，以至于提高执行速度都无济于事。一个典型的射频集成电路包括射频前端、模拟信号处理功能块，以及大量的数字逻辑电路功能块和 DSP 功能块。
模拟电路块和 DSP 功能块通常紧密地连接在一起，并可以用混合信号仿真程序达到最好仿真效果。你可以把射频信号当作特殊的模拟信号，并使用混合信号仿真程序来分析你的设计。这种方法似乎具有所有必要的灵活性。为了提高速度，你可以使用 IEEE 标准的 VHDL AMS 或更依赖于厂商的 Verilog AMS，把非关键电路块抽象为行为模型。你还可以在 Spice 中描述关键的电路块，从而提高精确度。不过，就像 Spice 式仿真程序那样，混合信号仿真程序也使用时域算法来进行模拟电路仿真。
对于射频集成电路的仿真而言，时域算法会产生无法克服的性能问题，这是因为对 RF IC 的广泛验证需要支持数字调制的信号。系统必须把所有这些复杂的信号加到 1-10GHz 的射频载波上，载波频率取决于采用的无线标准。但是，调制信息的频率通常低得多，一般是几百千赫或兆赫。符号周期一般是 1 微秒左右。工程师必须分析数千个符号来验证此类系统。仿真程序必须执行大量的射频载波周期，时间步长是几十分之一皮秒。这样的仿真需要数星期才能完成，并生成数吉比的输出文件。因此，时域仿真不宜对数字调制的信号进行高效分析。
Mentor 公司已开发了 ADMS RF 混合信号/混合域仿真程序。它是“与语言无关”的，只使用行业标准 IC 设计语言。它支持Spice、Verilog、VHDL、Verilog AMS 和 VHDL AMS。你甚至可以根据 VHDL 代码来链接 C 模块。因此，工程师们能够使用最适合于所期望的抽象级别的设计语言，来描述各个电路块。ADMS RF 利用数字调制信号的这种特殊性质来提高仿真性能。
安捷伦科技公司和 Cadence 公司结成 RF/MS IC 联盟，目的在于把射频电路设计环境和 IC 设计环境融合在一起，应对射频/混合信号 IC 设计所面临的挑战。RF-DE （射频电路设计环境）使设计师能在Cadence IC 设计流程内利用安捷伦公司的频域电路仿真技术和 Cadence 公司的时域电路仿真技术。
借助 RFDE 的最新发行版 Wireless IC，设计师可以直接验证他们基于 Cadence 环境的、具有各种基带体系结构的射频电路原理图。他们可以在开发周期的初期，开发各项测试基准，并把它们从安捷伦公司的 Advanced Design System 输出到 RFDE 中。然后，RF IC 设计师可以从 Cadence 模拟和混合信号电路设计流程内部访问这些测试基准，从而在出带制成硅片前对电路设计进行验证。另外，几种预配置的无线测试基准可以作为 RFDE 选项。RFDE 无线测试基准使用安捷伦公司的仿真技术，如 Circuit Envelope、Agilent Ptolemy 和 AMI（Automatic Verification Modeling，自动验证建模）。
Agilent Connection Manager 与各种 RFDE 无线测试基准一起使用，以便把数据从 RFDE 下载到测试仪器，所以，设计师可以在开发周期的较早时候进行系统验证。用户还可以使用 Agilent Momentum（一种基于矩量法的 2.5D 仿真技术），生成片上无源元件和互连线路的基于电磁场的精确模型。你可以直接在 Cadence 电路原理图中仿真这些基于电磁波的模型，而不必进行通常的转换来近似集总元件模型，从而使无线和高速有线设备获得更高的精确度。
Momentum 电磁建模和验证功能也是现有阻容提取工具的一种协作工具。它有助于关键的设计网络获得所需的建模精确度，而这些网络出现的故障可能会损害整个流程的运行。
ARF 电路的性能是由设计师和 EDA 工具共同完成的物理实现的直接结果。随着特征尺寸的继续缩小，设计师在射频电路设计中必须处理的许多问题，也在数字电路设计和混合信号电路设计中日益重要。建立寄生效应和互连线的模型使仿真问题进一步复杂化。然而，精确的射频器件模型必须包括寄生元件网络。因为工作频率很高，互连线的精确表述也很有必要。在数千兆赫频率下，原先可以忽略的寄生元件可能会使芯片失效。芯片上的互连线、焊接线和芯片外的微带互连线始终或时常要加以注意。另外，建立芯片衬底的模型也是捕获数字信号引起的噪声所必不可少的。设计师既建立互连线的模型，又建立具有大型寄生网络的基板模型，这可能是对仿真器的功能的挑战。如今提供射频工艺的大多数硅片加工厂都提供作为工艺设计套件一部分的各种器件的精确仿真模型。
这些模型被安排成分级的子电路，各自描述一个器件的电路。每个模型都包括基本的原始元件和一个由无源元件和内部节点组成的非平凡网络，以便建立精确射频仿真所需的附加物理细节的模型。例如，无源元件可以建立漏/源极输入网络、结型二极管、衬底网络、栅极电流网络和由器件布局引起的寄生效应的模型。
原始元件的基本模型要么忽视这些效应，要么对其表达不够。寄生网络中的一些元件（如螺旋式电感器）性能甚至可能直接取决于工作频率。这些与频率有关的元件在常规的瞬态仿真器中仿真，费用特别高昂，而在频域中处理则要容易得多。因此，对于一张原理图中的每个射频器件来说，仿真器都必须处理 4 个以上的附加内部节点以及 10 个以上的无源元件。甚至在考虑互连线之前，实际仿真数据的复杂性就比原理图级的数据高一个数量级，而每个器件则要比简单的原始元件重要得多。
为了达到精确的仿真，设计师必须从布局图中提取关键射频电路块之间的互连线，并对它们与有源器件一起进行仿真。如果在设计电路块时知道输入和输出阻抗，那就可以很容易地把各个电路块互相连接起来，但射频电路设计师们很少遇到这样的好事。一旦把射频电路块集成到最终电路中，他们没有互连驱动和负载线的详细信息就无法设计射频电路块。这种局限性是行为模型不能解决问题的另一个原因。
输入/输出级能捕获与互连线相互影响的细节，但建立这样的输入/输出级模型通常过于复杂。在前置放大器或功率放大器等器件中，大的电流摆幅可能会在似乎可以忽略的寄生电阻器上产生很大的电压降，这些器件需要建立精确的互连线模型。设计师可以配置市售的布局提取工具，来生成 R（电阻）网络、RC（阻容）网络、RCC（耦合电容）网络、甚至 RLCK（电感和电感耦合系数）网络。较小的几何尺寸和较高的频率，使得完成IC连线的物理建模工作更具挑战性。通常，提取工具产生一份接受 Spice 语法的任何仿真器都能够阅读的类似 Spice 的网表。
然而，提取的网表有时可能是数千万个元素，尤其在它包括 RCC 或 RLCK 时更是如此。当寄生网络的规模使仿真速度严重变慢时，提取工具和仿真器必须提供纠正措施。通过改变提取参数，你应该能够缩小网络的规模。借助对提取工具或仿真器的控制，你还能把网络缩小成一个较小的等效网络。另外，你只要去掉网络中小得可忽略的电阻器，还可以提高仿真精确度。
衬底建模问题与互连问题有些类似。用很大保护环来防止敏感模拟电路和射频电路免遭数字电路噪声干扰的超安全标准设计，会占用较大的硅片面积，通常是令人无法接受的。为了建立衬底的模型，设计师要么使用自己的 Spice 等效网络，要么使用商品工具，从布局信息提取出一个等效网络。这些网络通常是简化的 RC 网络，但它们仍然能给仿真器带来沉重的负担。
在内含射频电路的单片系统所采用的频率上，精确地建立焊接线物理效应的模型可能是至关重要的。由一根焊接线引起的几分之纳亨的阻抗变化都会使一个稳定的设计很不稳定。设计师一般根据重要程度选用两种分析方法中的一种。大多数设计师使用 Spice 等效网络，而另外一些设计师则把电磁仿真应用到实际的物理结构中，以获得 S-参数描述。然后，他们对 S-参数块和有源器件一起进行仿真。
这些进出网络有相当好的线性性，而且使用 S-参数也是高效率的。然而，电磁仿真的成本可能很高，尤其是当你需要很宽带宽的时候更是如此。你可以在时域或频域中仿真 S-参数。再则，在仿真速度方面，频域显然是更好的选择。无论用哪种建模方法（Spice 等效网络或电磁场），最终得到的网络都比较小。（焊盘数量并不随每一代IC呈指数式增长。）焊线的建模可能很棘手，但它们不会造成过大的仿真负担。有些应用需要对芯片外的互连与 IC 自身一起进行仿真。例如，设计师也许必须把 I/O 匹配网络看作系统的组成部分。在这种情况下，你通常要把片外的互连线当作微带结构来建立模型，微带结构在频域里定义得最好，因此也可以仿真。Mentor 公司的 ADMS RF 工具允许设计师在物理设计一级采用这些分析技术。作为安捷伦公司和 Cadence 公司合作的成果，RFDE 也可以帮助设计师完成设计的物理分析。
京公网安备 11010802033920号
