1.2V输出的LDO

对赛灵思FPGA供电的1.2V LDO大家都真选择啊

　1.2V是FPGA的core电源，负载是较重的，先要估算出电流值，再根据电路构成算出稳压块的耗散功率，能否用LDO还未可知呢。

那请问你设计FPGA的供电部分，1.2V核电压用什么电源模块啊？

　具体情况不同，这是无法一概而论的事。
　打个比方，假设从FPGA规模、主频等估算下来1.2V核电压可能需要300mA，电路上考虑从3.3V电源降压的话，那么用LDO的话耗散功率P=(3.3V-1.2V)×300mA=630mW，一般芯片还是能忍受的。假如电源是从5V取的话，P=(5V-1.2V)×300mA=1140mW，芯片会发烫了，这时要考虑是背块散热片还是放弃LDO，改用DC/DC降压。
　最后还需考虑的是，假如确定1.2V是从3.3V取电源的话，那么1.2V的上电会迟于3.3V，有没问题？

这个问题没有细致考虑，好在应用场合也比较简单，一般的3vLDO就够用了！

如何从FPGA规模、主频等估算1.2V核电压的电流值？