[分享] TTL电平知识简述

什么叫TTL电路?TTL电路的电平信号及TTL电路的优缺点
什么叫TTL电路?
TTL(电路中的)2008-05-15 02:22TTL(逻辑门电路) 全称Transistor-Transistor Logic,即BJT-BJT逻辑门电路，是数字电子技术中常用的一种逻辑门电路，应用较早，技术已比较成熟。
TTL的主要分类
TTL主要有BJT(Bipolar Junction Transistor 即双极结型晶体管，晶体三极管)和电阻构成，具有速度快的特点。最早的TTL门电路是74系列，后来出现了74H系列，74L系列，74LS,74AS, 74ALS等系列。但是由于TTL功耗大等缺点，正逐渐被CMOS电路取代。
TTL电平信号
TTL电平信号: TTL电平信号被利用的最多是因为通常数据表示采用二进制规定，+5V等价于逻辑"1"，0V等价于逻辑"0"，这被称做TTL(晶体管-晶体管逻辑电平)信号系统，这是计算机处理器控制的设备内部各部分之间通信的标准技术。 TTL电平信号对于计算机处理器控制的设备内部的数据传输是很理想的，首先计算机处理器控制的设备内部的数据传输对于电源的要求不高以及热损耗也较低，另 外TTL电平信号直接与集成电路连接而不需要价格昂贵的线路驱动器以及接收器电路;再者，计算机处理器控制的设备内部的数据传输是在高速下进行的，而 TTL接口的操作恰能满足这个要求。
TTL输出高电平: >2.4V，
TTL输出低电平< 0.4V。
在室温下，一般输出高电平是3.5V，输出低电平是0.2V。
最小输入高电平 =2.0V，
最小输入低电平 =0.8V，
噪声容限是0.4V。
TTL电路的优缺点
TTL电路是电流控制器件，TTL电路的速度快，传输延迟时间短(5-10ns)，但是功耗大。TTL型通信大多数情况下，是采用并行数据传输方式，而并行数据传输对于超过10英尺的距离就不适合了。这是由于可靠 性和成本两面的原因。因为在并行接口中存在着偏相和不对称的问题，这些问题对可靠性均有影响。

TTL电平与CMOS电平的联系与区别
1.TTL电平：
输出高电平>2.4V,输出低电平<0.4V。在室温下，一般输出高电平是3.5V，输出低电平是0.2V。最小输入高电平和低电平：输入高电平>=2.0V，输入低电平<=0.8V，噪声容限是0.4V。
2.CMOS电平：
'1'逻辑电平电压接近于电源电压，'0'逻辑电平接近于0V。噪声容限很大
3.电平转换电路：
因为TTL和COMS的高低电平的值不一样（ttl 5v<＝＝>cmos 3.3v），所以互相连接时需要电平的转换.
4.功耗
TTL门电路的空载功耗与CMOS门的静态功耗相比，是较大的，约为数十毫瓦（mw）而后者仅约为几十纳(10-9)瓦；在输出电位发生跳变时（由低到高或由高到低）,TTL和CMOS门电路都会产生数值较大的尖峰电流，引起较大的动态功耗。
5.速度
通常以为TTL门的速度高于“CMOS门电路。影响 TTL门电路工作速度的主要因素是电路内部管子的开关特性、电路结构及内部的各电阻阻数值。电阻数值越大，工作速度越低。管子的开关时间越长，门的工作速度越低。门的速度主要体现在输出波形相对于输入波形上有“传输延时”tpd。将tpd与空载功耗P的乘积称为“速度-功耗积”，做为器件性能的一个重要指标，其值越小，表明器件的性能越 好（一般约为几十皮（10-12）焦耳）。与TTL门电路的情况不同，影响CMOS电路工作速度的主要因素在于电路的外部，即负载电容CL。CL是主要影响器件工作速度的原因。由CL所决定的影响CMOS门的传输延时约为几十纳秒。

6.COMS电路的使用注意事项
1）COMS电路时电压控制器件，它的输入总抗很大，对干扰信号的捕捉能力很强。所以，不用的管脚不要悬空，要接上拉电阻或者下拉电阻，给它一个恒定的电平。
2）输入端接低内组的信号源时，要在输入端和信号源之间要串联限流电阻，使输入的电流限制在1mA之内。
3）当接长信号传输线时，在COMS电路端接匹配电阻。
4）当输入端接大电容时，应该在输入端和电容间接保护电阻。电阻值为R=V0/1mA.V0是外界电容上的电压。
5）COMS的输入电流超过1mA，就有可能烧坏COMS。
7.TTL门电路中输入端负载特性（输入端带电阻特殊情况的处理）：
1）悬空时相当于输入端接高电平。因为这时可以看作是输入端接一个无穷大的电阻。
2）在门电路输入端串联10K电阻后再输入低电平，输入端出呈现的是高电平而不是低电平。因为由TTL门电路的输入端负载特性可知，只有在输入端接的串联电阻小于910欧时,它输入来的低电平信号才能被门电路识别出来，串联电阻再大的话输入端就一直呈现高电平。这个一定要注意。COMS门电路就不用考虑这些了。
8.TTL和COMS电路比较：
1）TTL电路是电流控制器件，而coms电路是电压控制器件。
2）TTL电路的速度快，传输延迟时间短(5-10ns)，但是功耗大。
COMS电路的速度慢，传输延迟时间长(25-50ns),但功耗低。
COMS电路本身的功耗与输入信号的脉冲频率有关，频率越高，芯片集越热，这是正常现象。
3）COMS电路的锁定效应：
COMS电路由于输入太大的电流，内部的电流急剧增大，除非切断电源，电流一直在增大。这种效应就是锁定效应。当产生锁定效应时，COMS的内部电流能达到40mA以上，很容易烧毁芯片。

TTL电平,CMOS电平,OC门,OD门基础知识
一．TTL
TTL集成电路的主要型式为晶体管－晶体管逻辑门（transistor-transistor logic gate），TTL大部分都采用5V电源。
1.输出高电平Uoh和输出低电平Uol
Uoh≥2.4V,Uol≤0.4V
2.输入高电平和输入低电平
Uih≥2.0V，Uil≤0.8V

二．CMOS
CMOS电路是电压控制器件，输入电阻极大，对于干扰信号十分敏感，因此不用的输入端不应开路，接到地或者电源上。CMOS电路的优点是噪声容限较宽，静态功耗很小。
1.输出高电平Uoh和输出低电平Uol
Uoh≈VCC，Uol≈GND
2.输入高电平Uoh和输入低电平Uol
Uih≥0.7VCC,Uil≤0.2VCC （VCC为电源电压，GND为地）
从上面可以看出:
在同样5V电源电压情况下，COMS电路可以直接驱动TTL，因为CMOS的输出高电平大于2.0V,输出低电平小于0.8V；而TTL电路则不能直接驱动CMOS电路，TTL的输出高电平为大于2.4V，如果落在2.4V～3.5V之间，则CMOS电路就不能检测到高电平，低电平小于0.4V满足要求，所以在TTL电路驱动COMS电路时需要加上拉电阻。如果出现不同电压电源的情况，也可以通过上面的方法进行判断。
如果电路中出现3.3V的COMS电路去驱动5V CMOS电路的情况，如3.3V单片机去驱动74HC,这种情况有以下几种方法解决，最简单的就是直接将74HC换成74HCT（74系列的输入输出在下面有介绍）的芯片，因为3.3V CMOS 可以直接驱动5V的TTL电路；或者加电压转换芯片；还有就是把单片机的I/O口设为开漏，然后加上拉电阻到5V，这种情况下得根据实际情况调整电阻的大小，以保证信号的上升沿时间。

三．74系列简介
74系列可以说是我们平时接触的最多的芯片，74系列中分为很多种，而我们平时用得最多的应该是以下几种：74LS，74HC，74HCT这三种，这三种系列在电平方面的区别如下：
输入电平 输出电平
74LS TTL电平 TTL电平
74HC COMS电平 COMS电平
74HCT TTL电平 COMS电平

++++++++++++++++++++++++++++++++++++
TTL和CMOS电平
1、TTL电平(什么是TTL电平)：
输出高电平>2.4V,输出低电平<0.4V。在室温下，一般输出高电平是3.5V，输出低电平是0.2V。最小输入高电平和低电平：输入高电平>=2.0V，输入低电平<=0.8V，噪声容限是0.4V。

2、CMOS电平：
1逻辑电平电压接近于电源电压，0逻辑电平接近于0V。而且具有很宽的噪声容限。

3、电平转换电路：
因为TTL和COMS的高低电平的值不一样（ttl 5v<＝＝>cmos 3.3v），所以互相连接时需要电平的转换：就是用两个电阻对电平分压，没有什么高深的东西。

4、OC门，即集电极开路门电路，OD门，即漏极开路门电路，必须外界上拉电阻和电源才能将开关电平作为高低电平用。否则它一般只作为开关大电压和大电流负载，所以又叫做驱动门电路。

5、TTL和COMS电路比较：
1）TTL电路是电流控制器件，而CMOS电路是电压控制器件。
2）TTL电路的速度快，传输延迟时间短(5-10ns)，但是功耗大。COMS电路的速度慢，传输延迟时间长(25-50ns),但功耗低。COMS电路本身的功耗与输入信号的脉冲频率有关，频率越高，芯片集越热，这是正常现象。
3）COMS电路的锁定效应：
COMS电路由于输入太大的电流，内部的电流急剧增大，除非切断电源，电流一直在增大。这种效应就是锁定效应。当产生锁定效应时，COMS的内部电流能达到40mA以上，很容易烧毁芯片。
防御措施： 1）在输入端和输出端加钳位电路，使输入和输出不超过不超过规定电压。
2）芯片的电源输入端加去耦电路，防止VDD端出现瞬间的高压。
3）在VDD和外电源之间加限流电阻，即使有大的电流也不让它进去。
4）当系统由几个电源分别供电时，开关要按下列顺序：开启时，先开启COMS路得电 源，再开启输入信号和负载的电源；关闭时，先关闭输入信号和负载的电源，再关闭COMS电路的电源。

6、COMS电路的使用注意事项
1）COMS电路时电压控制器件，它的输入总抗很大，对干扰信号的捕捉能力很强。所以，不用的管脚不要悬空，要接上拉电阻或者下拉电阻，给它一个恒定的电平。
2）输入端接低内阻的信号源时，要在输入端和信号源之间要串联限流电阻，使输入的电流限制在1mA之内。
3）当接长信号传输线时，在COMS电路端接匹配电阻。
4）当输入端接大电容时，应该在输入端和电容间接保护电阻。电阻值为R=V0/1mA.V0是外界电容上的电压。
5）COMS的输入电流超过1mA，就有可能烧坏COMS。

7、TTL门电路中输入端负载特性（输入端带电阻特殊情况的处理）：
1）悬空时相当于输入端接高电平。因为这时可以看作是输入端接一个无穷大的电阻。
2）在门电路输入端串联10K电阻后再输入低电平，输入端出呈现的是高电平而不是低电平。因为由TTL门电路的输入端负载特性可知，只有在输入端接的串联电阻小于910欧 时，它输入来的低电平信号才能被门电路识别出来，串联电阻再大的话输入端就一直呈现高电平。这个一定要注意。COMS门电路就不用考虑这些了。

8、TTL电路有集电极开路OC门，MOS管也有和集电极对应的漏极开路的OD门，它的输出就叫做开漏输出。OC门在截止时有漏电流输出，那就是漏电流，为什么有漏电流呢？那是因为当三极管截止的时候，它的基极电流约等于0，但是并不是真正的为0，经过三极管的集电极的电流也就不是真正的 0，而是约0。而这个就是漏电流。
开漏输出：OC门的输出就是开漏输出；OD门的输出也是开漏输出。它可以吸收很大的电流，但是不能向外输出的电流。所以，为了能输入和输出电流，它使用的时候要跟电源和上拉电阻一齐用。OD门一般作为输出缓冲/驱动器、电平转换器以及满足吸收大负载电流的需要。

9、什么叫做图腾柱，它与开漏电路有什么区别？
TTL集成电路中，输出有接上拉三极管的输出叫做图腾柱输出，没有的叫做OC门。因为TTL就是一个三级关，图腾柱也就是两个三级管推挽相连。所以推挽就是图腾。一般图腾式输出，高电平400UA，低电平8MA

+++++++++++++++++++++++++++++++++++++++++++

CMOS 器件不用的输入端必须连到高电平或低电平, 这是因为 CMOS 是高输入阻抗器件, 理想状态是没有输入电流的. 如果不用的输入引脚悬空, 很容易感应到干扰信号, 影响芯片的逻辑运行, 甚至静电积累永久性的击穿这个输入端, 造成芯片失效.
另外, 只有 4000 系列的 CMOS 器件可以工作在15伏电源下, 74HC, 74HCT 等都只能工作在 5伏电源下, 现在已经有工作在 3伏和 2.5伏电源下的 CMOS 逻辑电路芯片了.

CMOS电平和TTL电平:
CMOS逻辑电平范围比较大，范围在3～15V，比如4000系列当5V供电时，输出在4.6以上为高电平，输出在0.05V以下为低电平。输入在3.5V以上为高电平，输入在1.5V以下为低电平。
而对于TTL芯片，供电范围在0～5V，常见都是5V，如74系列5V供电，输出在2.7V以上为高电平，输出在 0.5V以下为低电平，输入在2V以上为高电平，在0.8V以下为低电平。因此，CMOS电路与 TTL电路就有一个电平转换的问题，使两者电平域值能匹配。
有关逻辑电平的一些概念 ：
要了解逻辑电平的内容，首先要知道以下几个概念的含义：

输入高电平（Vih）：保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于Vih时，则认为输入电平为高电平。
输入低电平（Vil）：保证逻辑门的输入为低电平时所允许的最大输入低电平，当输入电平低于Vil时，则认为输入电平为低电平。
输出高电平（Voh）：保证逻辑门的输出为高电平时的输出电平的最小值，逻辑门的输出为高电平时的电平值都必须大于此Voh。
输出低电平（Vol）：保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的输出为低电平时的电平值都必须小于此Vol。
阀值电平(Vt)：数字电路芯片都存在一个阈值电平，就是电路刚刚勉强能翻转动作时的电平。它是一个界于Vil、Vih之间的电压值，对于CMOS电路的阈值电平，基本上是二分之一的电源电压值，但要保证稳定的输 出，则必须要求输入高电平> Vih，输入低电平 对于一般的逻辑电平，以上参数的关系如下：
Voh > Vih > Vt > Vil > Vol
Ioh：逻辑门输出为高电平时的负载电流（为拉电流）。
Iol：逻辑门输出为低电平时的负载电流（为灌电流）。
Iih：逻辑门输入为高电平时的电流（为灌电流）。
Iil：逻辑门输入为低电平时的电流（为拉电流）。

门电路输出极在集成单元内不接负载电阻而直接引出作为输出端，这种形式的门称为开路门。开路的TTL、CMOS、ECL门分别称为集电极开路（OC）、漏极开路（OD）、发射极开路（OE），使用时应审查是否接上拉电阻（OC、OD门）或下拉电阻（OE门），以及电阻阻值是否合适。对于集电极开路（OC）门，其上拉电阻阻值RL应满足下面条件：
（1）：RL < （VCC－Voh）/（n*Ioh＋m*Iih）
（2）：RL > （VCC－Vol）/（Iol＋m*Iil）
其中n：线与的开路门数；m：被驱动的输入端数。

10：常用的逻辑电平

逻辑电平：有TTL、CMOS、LVTTL、ECL、PECL、GTL；RS232、RS422、LVDS等。
其中TTL和CMOS的逻辑电平按典型电压可分为四类：5V系列（5V TTL和5V CMOS）、3.3V系列，2.5V系列和1.8V系列。
5V TTL和5V CMOS逻辑电平是通用的逻辑电平。
3.3V及以下的逻辑电平被称为低电压逻辑电平，常用的为LVTTL电平。
低电压的逻辑电平还有2.5V和1.8V两种。
ECL/PECL和LVDS是差分输入输出。
RS-422/485和RS-232是串口的接口标准，RS-422/485是差分输入输出，RS-232是单端输入输出。
++++++++++++++++++++++++++++

OC门，又称集电极开路（漏极开路）与非门门电路，Open Collector（Open Drain）。
为什么引入OC门？
实际使用中,有时需要两个或两个以上与非门的输出端连接在同一条导线上，将这些与非门上的数据（状态电平）用同一条导线输送出去。因此，需要一种新的与非门电路--OC门来实现“线与逻辑”。
OC门主要用于3个方面：

实现与或非逻辑，用做电平转换，用做驱动器。由于OC门电路的输出管的集电极悬空，使用时需外接一个上拉电阻Rp到电源VCC。OC门使用上拉电阻以输出高电平，此外为了加大输出引脚的驱动能力，上拉电阻阻值的选择原则，从降低功耗及芯片的灌电流能力考虑应当足够大；从确保足够的驱动电流考虑应当足够小。
线与逻辑，即两个输出端（包括两个以上）直接互连就可以实现“AND”的逻辑功能。在总线传输等实际应用中需要多个门的输出端并联连接使用，而一般TTL门输出端并不能直接并接使用，否则这些门的输出管之间由于低阻抗形成很大的短路电流（灌电流），而烧坏器件。在硬件上，可用OC门或三态门（ST门）来实现。 用OC门实现线与，应同时在输出端口应加一个上拉电阻。
三态门（ST门）主要用在应用于多个门输出共享数据总线，为避免多个门输出同时占用数据总线，这些门的使能信号（EN）中只允许有一个为有效电平（如高电平），由于三态门的输出是推拉式的低阻输出，且不需接上拉（负载）电阻，所以开关速度比OC门快，常用三态门作为输出缓冲器。
+++++++++++++++++++++++++++++++++++++
什么是OC、OD？
集电极开路门(集电极开路 OC 或漏极开路 OD)
Open-Drain是漏极开路输出的意思，相当于集电极开路(Open-Collector)输出，即TTL中的集电极开路（OC）输出。一般用于线或、线与，也有的用于电流驱动。
Open-Drain是对MOS管而言，Open-Collector是对双极型管而言，在用法上没啥区别。
开漏形式的电路有以下几个特点：
a. 利用外部电路的驱动能力，减少IC内部的驱动。 或驱动比芯片电源电压高的负载.
b.可以将多个开漏输出的Pin，连接到一条线上。通过一只上拉电阻，在不增加任何器件的情况下，形成“与逻辑”关系。这也是I2C，SMBus等总线判断总线占用状态的原理。如果作为图腾输出必须接上拉电阻。接容性负载时，下降延是芯片内的晶体管，是有源驱动，速度较快；上升延是无源的外接电阻，速度慢。如果要求速度高电阻选择要小，功耗会大。所以负载电阻的选择要兼顾功耗和速度。
c. 可以利用改变上拉电源的电压，改变传输电平。例如加上上拉电阻就可以提供TTL/CMOS电平输出等。
d. 开漏Pin不连接外部的上拉电阻，则只能输出低电平。一般来说，开漏是用来连接不同电平的器件，匹配电平用的。
正常的CMOS输出级是上、下两个管子，把上面的管子去掉就是OPEN-DRAIN了。这种输出的主要目的有两个：电平转换和线与。
由于漏级开路，所以后级电路必须接一上拉电阻，上拉电阻的电源电压就可以决定输出电平。这样你就可以进行任意电平的转换了。
线与功能主要用于有多个电路对同一信号进行拉低操作的场合，如果本电路不想拉低，就输出高电平，因为OPEN-DRAIN上面的管子被拿掉，高电平是靠外接的上拉电阻实现的。（而正常的CMOS输出级，如果出现一个输出为高另外一个为低时，等于电源短路。）
OPEN-DRAIN提供了灵活的输出方式，但是也有其弱点，就是带来上升沿的延时。因为上升沿是通过外接上拉无源电阻对负载充电，所以当电阻选择小时延时就小，但功耗大；反之延时大功耗小。所以如果对延时有要求，则建议用下降沿输出。

TTL三态输出与非门电路结构,工作原理及逻辑符号
    三态输出门简称三态门(Three state Gate)、TS门等。它有三种输出状态：输出高电平、输出低电平和高阻状态，前两种状态为工作状态，后一种状态为禁止状态。值得注意的是，三态门并不是指具有三种逻辑值。在工作状态下，三态门的输出可为逻辑1或者逻辑0；在禁止状态下，其输出高阻相当于开路，表示与其他电路无关，它不是一种逻辑值。
     图8-18给出了一个三态输出与非门电路及其逻辑符号。该电路是在一般与非门的基础上，附加使能控制端和控制电路构成的。从图8-18(a)中可知，当控制信号 时，二极管D1反偏，此时电路功能与一般与非门并无区别，输出；当控制信号1时，一方面因为T1有一个输入端为低，使T2、T3截止。另一方面由于二极管D1导通，迫使T4的基极电位变低，致使T4、D也截止。这样，输出Y便被悬空，即处于高阻状态。因为该电路是在 0时为正常工作状态，所以称为使能控制端低电平有效的三态与非门。为了表明这一点，在逻辑符号的控制端加—个小圆圈，如图8-18(b)所示。若某三态与非门的逻辑符号在控制端未加小圆圈，且控制信号写成E时，则表明电路在E=1时为正常工作状态，称该三态与非门为使能控制端高电平有效的三态与非门。



(a)                                                         (b)
图8-18 TTL三态输出与非门电路及其逻辑符号
    三态与非门主要应用于总线传送，它既可用于单向数据传送，也可用于双向数据传送。
    如图8-19所示为用三态非门构成的单向数据总线。当某个三态门的控制端为0时，该逻辑门处于工作状态，输入数据经反相后送至总线。为了保证数据传送的正确性，任意时刻，n个三态门的控制端只能有一个为0，其余均为1，即只允许一个数据端与总线接通，其余均断开，以便实现n个数据的分时传送。
    如图8-20所示为用两种不同控制输入的三态非门构成的双向总线。图中当E=1时，G1工作，G2处于高阻状态，数据A被取反后送至总线；当E=0时，G2工作，G1 处于高阻状态，总线上的数据被取反后送到数据端A，从而实现了数据的分时双向传送。
　

图8-19 三态门构成单向总线                         图8-20 三态门构成双向总线
    多路数据通过三态门共享总线，实现数据分时传送的方法，在计算机和其他数字系统中被广泛用于数据和各种信号的传送。

TTL与非门电路结构,工作原理及主要参数特性
(1)电路结构及工作原理
      TTL与非门是TTL逻辑门的基本形式，典型的TTL与非门电路输入级、倒相级、输出级三部分组成。
图8-16 TTL与非门电路及其逻辑符号

    输入级由多发射极三极管T1和电阻R1构成。可以把T1的集电结看成一个二极管，而把发射结看成与前者背靠背的两个二极管。这样，T1的作用和二极管与门的作用完全相同。
    倒相级由三极管T2和电阻R2、R3构成。通过T2的集电极和发射极，提供两个相位相反的信号，以满足输出级互补工作的要求。
输出级是由三极管T3、T4，二极管D和电阻R4构成的“推拉式”电路。当T3导通时，T4和D截止；反之T3截止时，T4和D导通。倒相级和输出级的作用等效于逻辑非的功能。
    输入端A、B中至少有一个为0。设A端为0，其电位约0.3 V；其余为l，其电位约为3.6 V。T1对应于输入端接低电位的发射结导通，设发射结的正向导通电压为0.7 V，此时T1的基极电位为：
                                          
     该电压作用于T1管的集电结和T2、T3的发射结，显然不可能使T2和T3导通，所以T2和T3均处于截止状态。由于T2截止，其集电极电位接近于电源电压UCC，因而使T4和D导通，所以输出端Y的电位为：
                                          
    它实现了“输入有低，输出为高”的逻辑关系。
输入端A、B全为1(设电位约为3.6 V)。UCC通过R1、T1的集电结向T2提供基极电流，使T2饱和，从而进一步使T3饱和导通。输出端Y的电位为：
                                                   
    它实现了“输入全高，输出为低”的逻辑功能。此时T2的集电极电位为:
                                            
T4、D必然截止。
    综上所述，当T1发射极中有任一输入为0时，Y端输出为1；当T1发射极输入全1时，Y端输出为0。实现了与非门的功能。在使用TTL电路时要注意输入端悬空问题。当T1发射极全部悬空时，电源UCC仍能通过R1和T1集电结向T2提供基极电流，致使T2和T3导通、T4和D截止，Y端输出为0。当T1发射极中有0输入，其余悬空时，则仍由0输入的发射极决定了T2和T3截止、T4和D导通，Y端输出为1。由此可见，TTL电路输入端悬空相当于1。
   (2)．主要外部特性参数
    参数是我们了解TTL电路性能并正确使用的依据，下面仅就反映TTL与非门电路主要性能的几个参数作简单介绍。
    10输出高电平UOH 。
与非门至少有一个输入端接低电平时，输出电压的值称为输出高电平UOH。产品规范值为UOH≥2.4 V。
    20 输出低电平UOL 。
与非门所有输入端都接高电平时，输出电压的值称为输出低电平UOL。产品规范值为UOL≤0.4 V。
    30 扇出系数No 。
门电路的输出端所能连接的下一级门电路输入端的个数，称为该门电路的扇出系数No，也称负载能力。一般No≥8。
    40 平均传输延迟时间tpd 。
    在与非门输入端加上一个脉冲电压，则输出电压将对输入电压有一定的时间延迟，从输入脉冲上升沿的50%处起到输出脉冲下降沿的50%处的时间叫做上升延迟时间tpd1；从输入脉冲下降沿的50%处到输出脉冲上升沿的50%处的时间叫做下降延迟时间tpd2。平均传输延迟时间tpd定义为tpd1与tpd2的平均值，即：
                                                   
    平均传输延迟时间是衡量与非门开关速度的一个重要参数，此参数值愈小愈好。除了与非门外，TTL门电路还有与门、或门、非门、或非门、异或门等多种不同功能的产品。如图8-17所示介绍的是几种常用的TTL门电路芯片。



图8-17 几种常用的TTL门电路芯片

CMOS与TTL电平比较
2.CMOS电平：
“ 1”逻辑电平电压接近于电源电压，“0”逻辑电平接近于0V。噪声容限很大
2.TTL电平：
输出高电平>2.4V,输出低电平<0.4V。在室温下，一般输出高电平是3.5V，输出低电平是0.2V。最小输入高电平和低电平：输入高电平>=2.0V，输入低电平<=0.8V，噪声容限是0.4V。
3.电平转换电路：
因为TTL和COMS的高低电平的值不一样（ttl 5v<＝＝>cmos 3.3v），所以互相连接时需要电平的转换：就是用两个电阻对电平分压.
功耗
TTL门电路的空载功耗与CMOS门的静态功耗相比，是较大的，约为数十毫瓦（mw）而后者仅约为几十纳(10-9)瓦；在输出电位发生跳变时（由低到高或由高到低）,TTL和CMOS门电路都会产生数值较大的尖峰电流，引起较大的动态功耗。
速度
通常以为TTL门的速度高于“CMOS门电路。影响 TTL门电路工作速度的主要因素是电路内部管子的开关特性、电路结构及内部的各电阻阻数值。电阻数值越大，工作速度越低。管子的开关时间越长，门的工作速度越低。门的速度主要体现在输出波形相对于输入波形上有“传输延时”tpd。将tpd与空载功耗P的乘积称为“速度-功耗积”，做为器件性能的一个重要指标，其值越小，表明器件的性能越 好（一般约为几十皮（10-12）焦耳）。与TTL门电路的情况不同，影响CMOS电路工作速度的主要因素在于电路的外部，即负载电容CL。CL是主要影响器件工作速度的原因。由CL所决定的影响CMOS门的传输延时约为几十纳秒。

5.COMS电路的使用注意事项
1）COMS电路时电压控制器件，它的输入总抗很大，对干扰信号的捕捉能力很强。所以，不用的管脚不要悬空，要接上拉电阻或者下拉电阻，给它一个恒定的电平。
2）输入端接低内组的信号源时，要在输入端和信号源之间要串联限流电阻，使输入的电流限制在1mA之内。
3）当接长信号传输线时，在COMS电路端接匹配电阻。
4）当输入端接大电容时，应该在输入端和电容间接保护电阻。电阻值为R=V0/1mA.V0是外界电容上的电压。
5）COMS的输入电流超过1mA，就有可能烧坏COMS。
6.TTL门电路中输入端负载特性（输入端带电阻特殊情况的处理）：
1）悬空时相当于输入端接高电平。因为这时可以看作是输入端接一个无穷大的电阻。
2）在门电路输入端串联10K电阻后再输入低电平，输入端出呈现的是高电平而不是低电平。因为由TTL门电路的输入端负载特性可知，只有在输入端接的串联电阻小于910欧时，
它输入来的低电平信号才能被门电路识别出来，串联电阻再大的话输入端就一直呈现高电平。这个一定要注意。COMS门电路就不用考虑这些了。
7.TTL和COMS电路比较：
1）TTL电路是电流控制器件，而coms电路是电压控制器件。
2）TTL电路的速度快，传输延迟时间短(5-10ns)，但是功耗大。
COMS电路的速度慢，传输延迟时间长(25-50ns),但功耗低。
COMS电路本身的功耗与输入信号的脉冲频率有关，频率越高，芯片集越热，这是正常现象。
3）COMS电路的锁定效应：
COMS电路由于输入太大的电流，内部的电流急剧增大，除非切断电源，电流一直在增大。这种效应就是锁定效应。当产生锁定效应时，COMS的内部电流能达到40mA以上，很容易烧毁芯片。
防御措施：
1）在输入端和输出端加钳位电路，使输入和输出不超过不超过规定电压。
2）芯片的电源输入端加去耦电路，防止VDD端出现瞬间的高压。
3）在VDD和外电源之间加线流电阻，即使有大的电流也不让它进去。
4）当系统由几个电源分别供电时，开关要按下列顺序：开启时，先开启COMS电路得电源，再开启输入信号和负载的电源；关闭时，先关闭输入信号和负载的电源，再关闭COMS电路的电源。

TTL集成电路推荐工作条件
为了正常发挥器件的功能，应使器件在推荐的条件下工作，对CT0000系列（74LS系列）器件，主要有：
（1）电源电压应4.75～5.25V的范围内。
（2）环境温度在00C～700C之间。
（3）高电平输入电压VIH>2V，低电平输入电压VSL<0.8V。
（4）输出电流应小于最大推荐值（查手册）。
（5）工作频率不能高，一般的门和触发器的最高工作频率约30MHZ左右。

TTL集成电路(器件)的特点及使用注意事项
TTL集成电路的特点:
1．输入端一般有钳位二极管，减少了反射干扰的影响；
2．输出电阻低，增强了带容性负载的能力；
3．有较大的噪声容限；
4．采用+5V的电源供电。

TTL集成电路推荐工作条件
为了正常发挥器件的功能，应使器件在推荐的条件下工作，对CT0000系列（74LS系列）器件，主要有：
（1）电源电压应4.75～5.25V的范围内。
（2）环境温度在00C～700C之间。
（3）高电平输入电压VIH>2V，低电平输入电压VSL<0.8V。
（4）输出电流应小于最大推荐值（查手册）。
（5）工作频率不能高，一般的门和触发器的最高工作频率约30MHZ左右。

TTL集成电路使用注意事项：
1．电源电压应严格保持在5V±10%的范围内，过高易损坏器件，过低则不能正常工作，实验中一般采用稳定性好、内阻小的直流稳压电源。使用时，应特别注意电源与地线不能错接，否则会因过大电流而造成器件损坏。
2．多余输入端最好不要悬空，虽然悬空相当于高电平，并不能影响与门（与非门）的逻辑功能，但悬空时易受干扰，为此，与门、与非门多余输入端可直接接到Vcc上，或通过一个公用电阻（几千欧）连到Vcc上。若前级驱动能力强，则可将多余输入端与使用端并接，不用的或门、或非门输入端直接接地，与或非门不用的与门输入端至少有一个要直接接地，带有扩展端的门电路，其扩展端不允许直接接电源。
3．输出端不允许直接接电源或接地（但可以通过电阻与电源相连）；不允许直接并联使用（集电极开路门和三态门除外）。
4．应考虑电路的负载能力（即扇出系数）。要留有余地，以免影响电路的正常工作，扇出系数可通过查阅器件手册或计算获得。
5．在高频工作时，应通过缩短引线、屏蔽干扰源等措施，抑制电流的尖峰干扰。

什么叫TTL电平?什么叫CMOS电平?TTL电平与CMOS的联系与区别
TTL电路的电平就叫TTL 电平，CMOS电路的电平就叫CMOS电平
TTL集成电路的全名是晶体管-晶体管逻辑集成电路（Transistor-Transistor Logic),主要有54/74系列标准TTL、高速型TTL（H-TTL）、低功耗型TTL（L-TTL）、肖特基型TTL（S-TTL）、低功耗肖特基型TTL（LS-TTL）五个系列。标准TTL输入高电平最小2V，输出高电平最小2.4V,典型值3.4V,输入低电平最大0.8V，输出低电平最大0.4V，典型值0.2V。S-TTL输入高电平最小2V，输出高电平最小Ⅰ类2.5V，Ⅱ、Ⅲ类2.7V,典型值3.4V,输入低电平最大0.8V，输出低电平最大0.5V。LS-TTL输入高电平最小2V，输出高电平最小Ⅰ类2.5V，Ⅱ、Ⅲ类2.7V,典型值3.4V,输入低电平最大Ⅰ类0.7V，Ⅱ、Ⅲ类0.8V，输出低电平最大Ⅰ类0.4V，Ⅱ、Ⅲ类0.5V，典型值0.25V。TTL电路的电源VDD供电只允许在+5V±10%范围内，扇出数为10个以下TTL门电路；
COMS集成电路是互补对称金属氧化物半导体（Compiementary symmetry metal oxide semicoductor）集成电路的英文缩写，电路的许多基本逻辑单元都是用增强型PMOS晶体管和增强型NMOS管按照互补对称形式连接的，静态功耗很小。COMS电路的供电电压VDD范围比较广在+5--+15V均能正常工作，电压波动允许±10，当输出电压高于VDD-0.5V时为逻辑1，输出电压低于VSS+0.5V(VSS为数字地)为逻辑0，扇出数为10--20个COMS门电路.
   TTL电平信号被利用的最多是因为通常数据表示采用二进制规定，+5V等价于逻辑"1"，0V等价于逻辑"0"，这被称做TTL（晶体管-晶体管逻辑电平）信号系统，这是计算机处理器控制的设备内部各部分之间通信的标准技术。TTL电平信号对于计算机处理器控制的设备内部的数据传输是很理想的，首先计算机处理器控制的设备内部的数据传输对于电源的要求不高以及热损耗也较低，另外TTL电平信号直接与集成电路连接而不需要价格昂贵的线路驱动器以及接收器电路；再者，计算机处理器控制的设备内部的数据传输是在高速下进行的，而TTL接口的操作恰能满足这个要求。TTL型通信大多数情况下，是采用并行数据传输方式，而并行数据传输对于超过10英尺的距离就不适合了。这是由于可靠性和成本两面的原因。因为在并行接口中存在着偏相和不对称的问题，这些问题对可靠性均有影响；另外对于并行数据传输，电缆以及连接器的费用比起串行通信方式来也要高一些。CMOS电平和TTL电平: CMOS电平电压范围在3～15V，比如4000系列当5V供电时，输出在4.6以上为高电平，输出在0.05V以下为低电平。输入在3.5V以上为高电平，输入在1.5V以下为低电平。而对于TTL芯片，供电范围在0～5V，常见都是5V，如74系列5V供电，输出在2.7V以上为高电平，输出在0.5V以下为低电平，输入在2V以上为高电平，在0.8V以下为低电平。因此，CMOS电路与TTL电路就有一个电平转换的问题，使两者电平域值能匹配
TTL电平与CMOS电平的区别
(一)TTL高电平3.6~5V，低电平0V~2.4V
CMOS电平Vcc可达到12V
CMOS电路输出高电平约为0.9Vcc，而输出低电平约为
0.1Vcc。
CMOS电路不使用的输入端不能悬空，会造成逻辑混乱。
TTL电路不使用的输入端悬空为高电平
另外，CMOS集成电路电源电压可以在较大范围内变化，因而对电源的要求不像TTL集成电路那样严格。
用TTL电平他们就可以兼容
(二)TTL电平是5V，CMOS电平一般是12V。
因为TTL电路电源电压是5V，CMOS电路电源电压一般是12V。
5V的电平不能触发CMOS电路，12V的电平会损坏TTL电路，因此不能互相兼容匹配。
(三)TTL电平标准
输出 L： <0.8V ； H：>2.4V。
输入 L： <1.2V ； H：>2.0V
TTL器件输出低电平要小于0.8V，高电平要大于2.4V。输入，低于1.2V就认为是0，高于2.0就认为是1。
CMOS电平：
输出 L： <0.1*Vcc ； H：>0.9*Vcc。
输入 L： <0.3*Vcc ； H：>0.7*Vcc.
一般单片机、DSP、FPGA他们之间管教能否直接相连. 一般情况下，同电压的是可以的，不过最好是要好好查查技术手册上的VIL,VIH,VOL,VOH的值，看是否能够匹配（VOL要小于VIL，VOH要大于VIH，是指一个连接当中的）。有些在一般应用中没有问题，但是参数上就是有点不够匹配，在某些情况下可能就不够稳定，或者不同批次的器件就不能运行。
例如：74LS的器件的输出，接入74HC的器件。在一般情况下都能好好运行，但是，在参数上却是不匹配的，有些情况下就不能运行。

74LS和54系列是TTL电路，74HC是CMOS电路。如果它们的序号相同，则逻辑功能一样，但电气性能和动态性能略有不同。如，TTL的逻辑高电平为>   2.7V,CMOS为>   3.6V。如果CMOS电路的前一级为TTL则隐藏着不可靠隐患，反之则没问题。
1，TTL电平：
   输出高电平>2.4V,输出低电平<0.4V。在室温下，一般输出高电平是3.5V，输出低电平
是0.2V。最小输入高电平和低电平：输入高电平>=2.0V，输入低电平<=0.8V，噪声容限是
0.4V。
2，CMOS电平：
   1逻辑电平电压接近于电源电压，0逻辑电平接近于0V。而且具有很宽的噪声容限。
3，电平转换电路：
   因为TTL和COMS的高低电平的值不一样（ttl 5v<＝＝>cmos 3.3v），所以互相连接时需
要电平的转换：就是用两个电阻对电平分压，没有什么高深的东西。哈哈
4，OC门，即集电极开路门电路，OD门，即漏极开路门电路，必须外界上拉电阻和电源才能
将开关电平作为高低电平用。否则它一般只作为开关大电压和大电流负载，所以又叫做驱
动门电路。
5，TTL和COMS电路比较：
1）TTL电路是电流控制器件，而coms电路是电压控制器件。
2）TTL电路的速度快，传输延迟时间短(5-10ns)，但是功耗大。COMS电路的速度慢，传输
延迟时间长(25-50ns),但功耗低。COMS电路本身的功耗与输入信号的脉冲频率有关，频率
越高，芯片集越热，这是正常现象。
3）COMS电路的锁定效应：
   COMS电路由于输入太大的电流，内部的电流急剧增大，除非切断电源，电流一直在增
大。这种效应就是锁定效应。当产生锁定效应时，COMS的内部电流能达到40mA以上，很容
易烧毁芯片。
  防御措施：
1）在输入端和输出端加钳位电路，使输入和输出不超过不超过规定电
压。
2）芯片的电源输入端加去耦电路，防止VDD端出现瞬间的高压。
3）在VDD和外电源之间加线流电阻，即使有大的电流也不让它进去。

4）当系统由几个电源分别供电时，开关要按下列顺序：开启时，先开启
COMS电路得电源，再开启输入信号和负载的电源；关闭时，先关闭输入信号和负载的电
源，再关闭COMS电路的电源。
6，COMS电路的使用注意事项
   1）COMS电路时电压控制器件，它的输入总抗很大，对干扰信号的捕捉能力很强。所
以，不用的管脚不要悬空，要接上拉电阻或者下拉电阻，给它一个恒定的电平。
   2）输入端接低内组的信号源时，要在输入端和信号源之间要串联限流电阻，使输入的
电流限制在1mA之内。
   3）当接长信号传输线时，在COMS电路端接匹配电阻。
   4）当输入端接大电容时，应该在输入端和电容间接保护电阻。电阻值为R=V0/1mA.V0是
外界电容上的电压。
   5）COMS的输入电流超过1mA，就有可能烧坏COMS。  
7，TTL门电路中输入端负载特性（输入端带电阻特殊情况的处理）：
   1）悬空时相当于输入端接高电平。因为这时可以看作是输入端接一个无穷大的电阻。
   2）在门电路输入端串联10K电阻后再输入低电平，输入端出呈现的是高电平而不是低电
平。因为由TTL门电路的输入端负载特性可知，只有在输入端接的串联电阻小于910欧时，
它输入来的低电平信号才能被门电路识别出来，串联电阻再大的话输入端就一直呈现高电
平。这个一定要注意。COMS门电路就不用考虑这些了。
8，TTL电路有集电极开路OC门，MOS管也有和集电极对应的漏极开路的OD门，它的输出就叫
做开漏输出。OC门在截止时有漏电流输出，那就是漏电流，为什么有漏电流呢？那是因为
当三机管截止的时候，它的基极电流约等于0，但是并不是真正的为0，经过三极管的集电
极的电流也就不是真正的0，而是约0。而这个就是漏电流。开漏输出：OC门的输出就是开
漏输出；OD门的输出也是开漏输出。它可以吸收很大的电流，但是不能向外输出的电流。
所以，为了能输入和输出电流，它使用的时候要跟电源和上拉电阻一齐用。OD门一般作为
输出缓冲/驱动器、电平转换器以及满足吸收大负载电流的需要。
9，什么叫做图腾柱，它与开漏电路有什么区别？
TTL集成电路中，输出有接上拉三极管的输出叫做图腾柱输出，没有的叫做OC门。因为
TTL就是一个三级关，图腾柱也就是两个三级管推挽相连。所以推挽就是图腾。

TTL或非门、集电极开路门和三态门电路
    1.TTL或非门
    图4.4.6(a)表示TTL或非门的逻辑电路，图(b)是它的逻辑符号。或非逻辑功能是对TTL与非门（图4.4.3）的结构改进而来，即用两个BJT管T2A和T2B代替T2。若两输入端中有一个为高电平，则T2A和T2B均将截止，iB3=0，输出为高电平。若A、B两输入端中有一个为高电平，则T2A或T2B将饱和，导致iB3＞0，iB3便使T3饱和，输出为低电平。这就实现了或非功能。即L=A+B=A·B。这个式子表明，图4.4.6(a)就正逻辑而言是或非门。
   
图 4.4.6 TTL或非门 (a)电路图 (b)逻辑符号

    2. 集电极开路门（OC门）
    所谓集电极开路是指TTL与非门电路的推拉式输出级中，删去电压跟随器，如图4.4.7(a)所示。为了实现线与的逻辑功能，可将多个门电路输出管T3的集电极至电源VCC之间，加一公共的上拉电阻RP，如图4.4.7(a)所示。为了简明起见，图中以两个集电极开路门并联为例。图(c)为其逻辑符号，其中图标“”表示集电极开路之意。
   
图4.4.7集电极开路(OC)门(a)OC门的输出级(b)由构成的线与逻辑原理图(c)逻辑符号
    3.三态与非门（TSL门）
    三态与非门的输出除了具有一般与非门的两种状态，即输出电阻较小的高、低电平状态外，还具有高输出电阻的第三状态，称为高阻态，又称为禁止态。
    一个简单的TSL门的电路如图4.4.8(a)所示，图(b)是它的逻辑符号。其中CS为片选信号输入端，A、B为数据输入端。
   
图4.4.8三态与非门电路(a)电路图(b)逻辑符号
    当CS=1时，TSL门电路中的T5处于倒置放大状态，T6饱和，T7截止，即其集电极相当于开路。此时输出与输入的逻辑关系与一般与非门相同。这种状态成为TSL的工作状态。但当CS=0时，T7导通，使T4的基极钳制于低电平。同时由于低电平的信号送到T1的输入端，迫使T2和T3截止。这样T3和T4均截止，门的输出端L出现开路，既不是低电平，又不是高电平，这就是第三工作状态。这样，当CS为高电平时，TSL门的输出信号送到总线，而当CS为低电平，门的输出与数据总线断开，此时数据总线的状态由其他门电路的输出所决定。

TTL与非门电路结构及工作原理
图4.4.2所示的基本TTL反相器不难改变成为多输入端的与非门。它的主要特点是在电路的输入端采用了多发射极的BJT。器件中的每一个发射极能各自独立地形成正向偏置的发射结，并可促使BJT进入放大或饱和区。两个或多个发射极可以并联地构成一大面积的组合发射极。
图4.4.3(a)说明采用多发射极BJT用作3输入端TTL与非门的输入器件。当任一输入端为低电平时，T1的发射结将正向偏置而导通，T2将截止。结果将导致输出为高电平。只有当全部输入端为高电平时，T1将转入倒置放大状态，T2和T3均饱和，输出为低电平。
图4.4.3(b)为3输入端TLL与非门的逻辑符号。

图 4.4.3具有多发射级BJT的3输入端与非门电路(a)电路图(b)逻辑符号

TTL反相器(非门)的基本电路结构及工作原理
TTL反相器(非门)的基本电路
带电阻负载的BJT反相器，其动态性能不理想。因而，在保持逻辑功能不变的前提下，可以另外加若干元器件以改善其动态性能，如减少由于BJT基区电荷存储效应和负载电容所引起的时延。这需改变反相器输入电路和输出电路的结构，以形成TTL反相器的基本电路。
图4.4.2表示TTL反相器的基本电路，该电路由三部分组成，即BJTT1组成电路的输入级，T3、T4和二极管D组成输出级，以及由T2组成的中间级作为输出级的驱动电路，将T2的单端输入信号V12转换为互补的双端输出信号。以驱动T3和T4。

图 4.4.2 TTL反相器的基本电路
TTL反相器的工作原理
(1)当输入为高电平，如vI=3.6V时，电源VCC通过Rb1和T1的集电结向T2、T3提供基极电流，使T2、T3饱和，输出为低电平，vo＝0.2V。此时
VB1=VBC1+VBE2+VBE3=(0.7+0.7+0.7)V=2.1V

显然，这时T1的发射结处于反向偏置，而集电结处于正向偏置。所以T1处于发射结和集电结倒置使用的放大状态。由于T2和T3饱和，输出VC3=0.2V，同时可估算出VC2的值：
VC2=VCES2+VB3=(0.2+0.7)V=0.9V
此时，VB4=VC2=0.9V。作用于T4的发射结和二极管D的串联支路的电压为VC2-VO=(0.9-0.2)V=0.7V，显 然，T4和D均截止，实现了反相器的逻辑关系：输入为高电平时，输出为低电平。
(2)当输入为低电平，vI=0.2V时，T1的发射结导通，其基极电压等于输入低电压加上发射结正向压降，即
VB1=(0.2+0.7)V=0.9V
此时VB1作用于T1的集点结和T2、T3的发射结上，所以T2、T3都截止，输出为高电平。
由于T2截止，VCC通过RC2向T4提供基极电流，致使T4和D导通，其电流流入负载。输出电压为
vO≈VCC-VBE4-VD=(5-0.7-0.7)V=3.6V
显然：输入为低电平时，输出为高电平。
2. 采用输入级以提高工作速度
当TTL反相器输入电压由高（3.6V）变低（0.2V）的瞬间，VB1＝(0.2+0.7)V＝0.9V。但由于T2、T3原来是饱和的，它们的基区存储电荷还来不及消散，在此瞬间，T2、T3的发射结仍处于正向偏置，T1的集电极电压为
VC1=VBE2+VBE3=(0.7+0.7)V=1.4V
此时，T1的集电结为反向偏置，因输入为低电平时，T1的发射结为正向偏置，于是T1工作在放大区，这时产生基极电流iB1，其射极电流β1iB1流入低电平的输入端。集电极电流iC2≈β1iB1的方向是从T2的基极流向T1的集电极，它很快地从T2的基区抽走多余的存储电荷，使T2迅速地脱离饱和而进入截止状态。T2的迅速截止导致T4立刻导通，相当于T3的负载是个很小的电阻，使T3的集电极电流加大，多余的存储电荷迅速从集电极消散而达到截止，从而加速了状态转换。
3. 采用推拉式输出级以提高开关速度和带负载能力
图4.4.2采用了由T3、T4组成推拉式输出级。其中T4组成电压跟随器，T3为共射极电路，作为T4的射极负载。这种输出级的优点是，既能提高开关速度，又能提高带负载能力。

TTL逻辑门电路(反相器,与非门)的结构及工作原理
基本的BJT反相器的动态性能
影响BJT开关速度的原因是BJT存储电荷，电荷的存储和消散需要一定的时间。当考虑负载电容对基本反相器的影响时，电路如图4.4.1所示。CL中包含门电路之间的接线电容以及门电路的输入电容。当反相器输出电压vo由低向高过渡时，电路由VCC通过RC对CL充电。反之，当v0由高向低过渡时，CL又将通过BJT放电。由于CL的充、放电过程均需经过一定的时间，因而增加了输出电压v0波形的上升时间和下降时间。特别是CL充电回路的时间常数RcCL较大时，v0上升较慢，即增加了上升时间。这使得反相器的开关速度很慢。

图 4.4.1 带负载电容CL的BJT反相器
TTL反相器的基本电路
带电阻负载的BJT反相器，其动态性能不理想。因而，在保持逻辑功能不变的前提下，可以另外加若干元器件以改善其动态性能，如减少由于BJT基区电荷存储效应和负载电容所引起的时延。这需改变反相器输入电路和输出电路的结构，以形成TTL反相器的基本电路。
图4.4.2表示TTL反相器的基本电路，该电路由三部分组成，即BJTT1组成电路的输入级，T3、T4和二极管D组成输出级，以及由T2组成的中间级作为输出级的驱动电路，将T2的单端输入信号V12转换为互补的双端输出信号。以驱动T3和T4。

图 4.4.2 TTL反相器的基本电路
TTL反相器的工作原理
(1)当输入为高电平，如vI=3.6V时，电源VCC通过Rb1和T1的集电结向T2、T3提供基极电流，使T2、T3饱和，输出为低电平，vo＝0.2V。此时
VB1=VBC1+VBE2+VBE3=(0.7+0.7+0.7)V=2.1V

显然，这时T1的发射结处于反向偏置，而集电结处于正向偏置。所以T1处于发射结和集电结倒置使用的放大状态。由于T2和T3饱和，输出VC3=0.2V，同时可估算出VC2的值：
VC2=VCES2+VB3=(0.2+0.7)V=0.9V
此时，VB4=VC2=0.9V。作用于T4的发射结和二极管D的串联支路的电压为VC2-VO=(0.9-0.2)V=0.7V，显 然，T4和D均截止，实现了反相器的逻辑关系：输入为高电平时，输出为低电平。
(2)当输入为低电平，vI=0.2V时，T1的发射结导通，其基极电压等于输入低电压加上发射结正向压降，即
VB1=(0.2+0.7)V=0.9V
此时VB1作用于T1的集点结和T2、T3的发射结上，所以T2、T3都截止，输出为高电平。
由于T2截止，VCC通过RC2向T4提供基极电流，致使T4和D导通，其电流流入负载。输出电压为
vO≈VCC-VBE4-VD=(5-0.7-0.7)V=3.6V
显然：输入为低电平时，输出为高电平。
2. 采用输入级以提高工作速度
当TTL反相器输入电压由高（3.6V）变低（0.2V）的瞬间，VB1＝(0.2+0.7)V＝0.9V。但由于T2、T3原来是饱和的，它们的基区存储电荷还来不及消散，在此瞬间，T2、T3的发射结仍处于正向偏置，T1的集电极电压为
VC1=VBE2+VBE3=(0.7+0.7)V=1.4V
此时，T1的集电结为反向偏置，因输入为低电平时，T1的发射结为正向偏置，于是T1工作在放大区，这时产生基极电流iB1，其射极电流β1iB1流入低电平的输入端。集电极电流iC2≈β1iB1的方向是从T2的基极流向T1的集电极，它很快地从T2的基区抽走多余的存储电荷，使T2迅速地脱离饱和而进入截止状态。T2的迅速截止导致T4立刻导通，相当于T3的负载是个很小的电阻，使T3的集电极电流加大，多余的存储电荷迅速从集电极消散而达到截止，从而加速了状态转换。
3. 采用推拉式输出级以提高开关速度和带负载能力
图4.4.2采用了由T3、T4组成推拉式输出级。其中T4组成电压跟随器，T3为共射极电路，作为T4的射极负载。这种输出级的优点是，既能提高开关速度，又能提高带负载能力。
TTL与非门电路
图4.4.2所示的基本TTL反相器不难改变成为多输入端的与非门。它的主要特点是在电路的输入端采用了多发射极的BJT。器件中的每一个发射极能各自独立地形成正向偏置的发射结，并可促使BJT进入放大或饱和区。两个或多个发射极可以并联地构成一大面积的组合发射极。
图4.4.3(a)说明采用多发射极BJT用作3输入端TTL与非门的输入器件。当任一输入端为低电平时，T1的发射结将正向偏置而导通，T2将截止。结果将导致输出为高电平。只有当全部输入端为高电平时，T1将转入倒置放大状态，T2和T3均饱和，输出为低电平。
图4.4.3(b)为3输入端TLL与非门的逻辑符号。

图 4.4.3具有多发射级BJT的3输入端与非门电路(a)电路图(b)逻辑符号

十分感谢  :(