开机延时输出高电平电路如下图所示。当开机接通电源后，由于电容C来不及充电，555时基电路的②、⑥脚处于高电平，③脚输出低电平。随着电容C充电，555时基电路的②、⑥脚电位下降。直到②脚电位低于1/3 Vcc　　时，电路状态发生翻转，③脚由低电平变为高电平，并一直保持下去。开机延迟时间tw=1.1RC.　　电路中的二极管VD是为电源断电后电容C放电而设置的。这种电路一般用来控制高压电源的延迟接通或控制其他电源电路的延迟接通，故又把这种电路叫做开机高压延时电路。