KD8041集成锁相环路构成的锁相环路如图所示。
    KD8041集成锁相环路的结构如点划线线框内电路所示。
    鉴相器为双平衡模拟乘法器，端脚⑦、@为信号输入端，输入信号的幅值范围为o.2～500mV。G、
CB为耦合电容，容量为O. OIVF。⑩和@为开关信号输入端，通过外接电容C与压控振荡器输出端16相
连。⑧、⑨为低通滤波器外接端。一般多采用比例积分滤波器。内部电阻为8kfz，外接电阻焉通常取
lOOn—lkn。cl根据需要而定。Al、A2为放大器，用来放大鉴相后的信号。⑥脚为鉴相输出。鉴相器也
可单独使用。
    压控振荡器为射极定时多谐振荡器，其自由振荡频率fo的大小由定时电容Cr和定时电阻R1、R2决
定。通常fo与CT以及Ri、R2成反比，在Ri =Rz =lkfl时，fo =200MHz。CT单位为pF。Rt、Rz*一
般取500n～3kfl。Rz* /Ri减小时跟踪范围变宽。⑩脚为压控振荡器输出端。
    本电路可保持压控振荡器输出端@脚的信号与输入信号的相位跟踪，若输入信号为调制信号，⑥脚输
出解调信号。
    A3为独立放大器，②脚为输入端。R。。为偏置电阻，一般可取50ksl。①为输出端。‘R；为射极电阻，
一般可取lktl。A3可作为压控振荡信号或调频解调信号的放大，使用十分方便。