首页 > 器件类别 > 连接器 > 连接器

A1255WR-S-6P

Connectors, Rohs Yes, Active, 1A, 150V, -40℃, 105℃, 30m, 500V AC/minute, 1.25mm

器件类别:连接器    连接器   

厂商名称:长江连接器(CJT)

厂商官网:http://www.cjt.com/

器件标准:

下载文档
器件参数
参数名称
属性值
是否Rohs认证
符合
厂商名称
长江连接器(CJT)
Reach Compliance Code
compliant
主体宽度
0.098 inch
主体深度
0.224 inch
主体长度
0.49 inch
主体/外壳类型
RECEPTACLE
连接器类型
BOARD CONNECTOR
联系完成配合
SN
联系完成终止
TIN
触点性别
MALE
触点材料
BRASS
触点模式
RECTANGULAR
触点电阻
30 mΩ
触点样式
SQ PIN-SKT
介电耐压
500VAC V
绝缘电阻
500000000 Ω
绝缘体材料
NYLON
制造商序列号
A1255WR
插接触点节距
0.049 inch
安装方式
RIGHT ANGLE
安装类型
BOARD
连接器数
ONE
PCB行数
1
装载的行数
1
最高工作温度
85 °C
最低工作温度
-25 °C
PCB接触模式
RECTANGULAR
极化密钥
POLARIZED HOUSING
额定电流(信号)
1 A
参考标准
UL
可靠性
COMMERCIAL
端子节距
1.2446 mm
端接类型
SURFACE MOUNT
触点总数
6
是否无铅
未知
额定电流
1A
额定电压
150V
Minimum Temp
-40℃
Maximum Temp
105℃
originPNs
DF14A-6P-1.25H(25),DF14A-6P-1.25H(26),DF14A-6P-1.25H(20)
使用IP4_ADDR(ipaddr, a,b,c,d)出现无效声明
使用LWIP中RAWAPI接口编程,在设置本地IP时,出现如下错误:请问是我使用格式有问题吗?应该怎么修改呢?使用IP4_ADDR(ipaddr,a,b,c,d)出现无效声明看着报错,是不是第一个参数要传地址传&进去。传入的参数格式不对,你看一下别人的例程,在构造参数!傳實體結構就要用.傳指標就要用-你這是混搭了ipaddr-addr改成ipaddr.addr 修改成这样了:#defineIP4_ADDR...
荔枝星球宇航员 编程基础
【LMR24220多轨电源参考板】基于WEBENCH的LMR24220设计分析 (2)
接上一篇帖子【LMR24220多轨电源参考板】基于WEBENCH的LMR24220设计分析(1)-电源技术-电子工程世界-论坛https://bbs.eeworld.com.cn/thread-528794-1-1.html电路参考上篇帖子,这次设计为5-24V输入,1.2V、1A输出,仿真波形如下可以看到输出精度很高,占空比、效率等信息预览,电子设计中输出效率和成本不能同时满足,WEBENCH提供了用于替换LMR24220的型号附设计报告【LMR24220多轨电源...
suoma 电源技术
【Altera SOC体验之旅】SOC在系统集成方面的优势
本帖最后由小梅哥于2015-3-1917:04编辑 以前一直使用altera的fpga器件。大部分情况下使用的是verilog自己写逻辑,涉及到需要cpu处理的时候,也使用NIOSII处理器。现在,altera推出了SOC器件,SOC的开发流程和以前的NIOSII处理器比起来,有很大的相似之处,但也有了很大的不同。看论坛上各位大神都对altera的各种性能进行了详细的测试,并与其他家相似的产品做了横向比较。我经验尚浅,没有接触过其他...
小梅哥 Altera SoC
《换道赛车:新能源汽车的中国道路》一、汽车动力发展史,及燃油车存在的社会问题
一、汽车动力发展史,及燃油车存在的社会问题汽车动力发展史概述: 阶段 情况 初始阶段 汽车最初使用蒸汽机作为动力来源,随后发展为以内燃机为主要动力系统。 对电动汽车的尝试 19世纪30年代,电动机已应用于汽车,但由于工艺和成本限制,电动汽车并未成为主流。爱迪生和亨利福特等名人曾研究和尝试电动汽车,但由于电池能量密度不足,电动汽车的发展受阻。 ...
皓月光兮非自明 汽车电子
异步时钟域信号处理方法请教
moduleMux(inputclk_1,inputdata_clk1,inputclk_2,inputdata_clk2,inputclk_3,inputselect_clk3,outputdata_out);endmoduledata_clk1,在clk_1时钟域,data_clk2在clk_2时钟域,select_clk3在clk_3时钟域,该模块的功能是当select_clk3为1时,data_out输出为data_clk1(自然也为clk...
eeleader FPGA/CPLD
【翌创ETEB-6001DPX测评】第5篇 测试ADC最大采样率
一基本参数看下手册里的基本参数可以看到基本的信息,12BitSARADC采样率最高可到4MBPS不知道这个4M是单独的一个通道,还是双ADC采样的最大采样率再翻看一下数据手册转换周期是固定的13个CLK,ST的是可以配置的二ADC采样搞一个单通道采样吧,自带的例程里都有,但是我的自带例程缺少头文件,没法编译,自己搞一个试试了ET的ADC结构体,相对简化了一些...
常见泽1 国产芯片交流