首页 > 器件类别 >

CP3500

HIGH CURRENT SILICON BRIDGE RECTIFIERS(VOLTAGE - 50 to 800 Volts CURRENT - 15 to 35 Amperes)

厂商名称:强茂(PANJIT)

厂商官网:http://www.panjit.com.tw/

下载文档
电子竞赛作品:基于PID控制的水温控制系统
本帖最后由paulhyde于2014-9-1502:58编辑经过近半个月的努力,我们的电子竞赛作品(基于PID控制的水温控制系统)完成了,毕竟是第一次参加这样的竞赛,所以遇到了很多想不到的困难,但最后还是经过多次分析调试而解决,真的很开心.........发几张图片SHOW一下,朋友们多提意见哈.......来源:大学生电子实验室电子竞赛作品:基于PID控制的水温控制系统本帖最后由paulhyde于2014-9-1502:58编辑看看瞧瞧...
clark 电子竞赛
可视电话解决方案:Unified Video Advantage
来源:eNet硅谷动力UnifiedVideoAdvantage为CiscoUnifiedIP电话用户的通信体验添加了视频功能。借助CiscoUnifiedVideoAdvantage,可视电话目前已变成与普通电话呼叫一样简单。  思科统一通信系统由语音和IP通信产品及应用组成,使机构能更高效地通信—帮助它们简化业务流程、立即获得适当的人员和资源的支持,并提高利润。思科统一通信系列是思科商业通信解决方案的一个重要组件,思科商业通信解决方案是一个集成解决方案,...
mdreamj RF/无线
EDA技术基础
EDA技术基础顶!强烈地顶顶顶顶!!!ding好书,感谢楼主下过这个资料了,谢谢楼主顶了~~~~~不错!支持你!...
wzt FPGA/CPLD
在verilog设计中实例化VHDL单元
在verilog设计中实例化VHDL单元。如果是实例化一个VHDL实体,首先声明一个与你要实例化的VHDL实体同名的module名字,形成一个一般的verilog实例。只有一个实例化的VHDL结构在verilog中构建,没有其他的VHDL结构在verilog中可见。当如此做时,XST使用entity和architecture对作为verilog或VHDL的边界。XST在verilog设计中实例化VHDL单元时有以下限制:1.外部端口联接必须使用。也就是说,通常的有效的端口名字必须在...
eeleader FPGA/CPLD
模拟电路教程.EXE
模拟电路教程.EXE模拟电路教程.EXE学习学习!!!!!!!!!!!!!!!!!!!!!!!!!看看论坛里的东西什么时候不需要钱买啊?过后即可过了版主推荐的应该不错!看看就算了。。。野外经验:滴水不漏的山洞,有可能缺氧,有水滴落,说明山体有缝隙流水,一般有空气流通怎么可以收芯币呢?没有了啊回复楼主jdz8888的帖子经常到论坛逛,芯币不但多,关键是知识也越来越多哦...
jdz8888 电源技术
【2024 DigiKey 创意大赛】二月柳絮大作战项目-07控制外设I/O的输出控制
查看原理图可以得到扩展IO引脚分布及注意事项:EX_IO4、EX_IO5、EX_IO6、EX_IO7可以无条件使用打开案例库:ESP32_IO_ExpanderIIC引脚为IO47、IO48修改代码如下:#includeArduino.h#includeESP_IOExpander_Library.h#defineEXAMPLE_CHIP_NAMETCA95xx_8bit#defineEXAMPLE_I...
Maker_kun DigiKey得捷技术专区