E-STLC5048TR,E-STLC5048TR pdf中文资料,E-STLC5048TR引脚图,E-STLC5048TR电路-Datasheet-电子工程世界

文档预览

STLC5048

Fully programmable four-channel codec and filter

Features

■

Fully programmable monolithic 4-channel

codec/filter

Single +3.3 V supply

A/m law programmable

Linear coding (16 bits) option

PCM highway format automatically detected:

1.536 or 1.544 MHz, 2.048, 4.096, 8192 MHz

Two PCM ports available

TX gain programming: 33 dB range; <0.01 dB

step

RX gain programming: 42 dB range; <0.01 dB

step

Programmable SLIC input impedance

Programmable transhybrid balance filter

Programmable equalization (frequency

response)

Programmable time slot assignment

Digital and analog loopbacks

SLIC control port static (16 I/Os),

dynamic (12 I/Os + 4 CS)

TQFP64 (10x10x1.4mm)

Description

The STLC5048 is a monolithic fully programmable

4-channel codec and filter. It operates with a

single +3.3V supply.

The analog interface is based on a receive output

buffer driving the SLIC RX input and on an

amplifier input stage normally driven by the SLIC

TX output. Due to the single supply voltage a mid-

supply reference level is generated internally by

the device and all analog signals are referred to

this level (AGND). The PCM interface uses one

common 8 kHz frame sync. pulse for transmit and

receive direction. The bit clock is automatically

detected between four standards:

1.563/1.544 MHz, 2.048 MHz, 4.096 MHz,

8192 MHz.

Built-in test mode with tone generation, MCU

access to PCM data

64 TQFP (10x10mm) package

Programmable SLIC line current limitation

Programmable SLIC off-hook detection

threshold

-O

Two PCM port are provided: the channels can be

connected to port A or/and B.

Device programmability is achieved by means of

several registers and commands allowing to set

the different parameters like TX/RX gains, line

impedance, transhybrid balance, equalization

(frequency response), encoding law (A/m), time

slot assignment, independent channels power

up/down, loopbacks, PCM bits offset.

The STLC5048 can be programmed via serial

interface running up to 8 MHz. One interrupt

output pin is also provided.

A GUI interface is also available to emulate and

program the coefficients for impedance synthesis,

echo cancelling and channel filtering.

November 2007

Rev 9

1/64

www.st.com

Contents

STLC5048

Contents

Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

Absolute maximum ratings and operating conditions . . . . . . . . . . . . . 9

Pin assignments and descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

4.1

4.2

4.3

4.4

4.5

4.6

4.7

4.8

4.9

4.10

4.11

4.12

4.13

Power on initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

Power down state . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

Ringing state . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

Impedance synthesis . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

Echo canceling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

Transmit path . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

Receive path . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

PCM interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

MCU control interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

Programming the device . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

SLIC control interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

DC SLIC programmability . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

Built-in test . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

5.1

I/O direction register (DIR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

I/O data register channel #0 (DATA0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

I/O data register channel #1 (DATA1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

I/O data register channel #2 (DATA2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

I/O data register channel #3 (data3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

Persistency check register (PCHK-A/B) . . . . . . . . . . . . . . . . . . . . . . . . . . 26

Interrupt register (INT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

Interrupt mask register for I/O port (DMASK) . . . . . . . . . . . . . . . . . . . . . . 28

Interrupt mask register for interrupt (IMASK) . . . . . . . . . . . . . . . . . . . . . . 28

Alarm register (ALARM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

5.2

5.3

5.4

5.5

5.6

5.7

5.8

5.9

5.10

-O

2/64

STLC5048

Contents

5.11

5.12

5.13

5.14

5.15

5.16

5.17

5.18

5.19

5.20

5.21

5.22

5.23

5.24

5.25

5.26

5.27

5.28

5.29

5.30

5.31

5.32

5.33

5.34

Configuration register (CONF) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

Command enable register (COMEN) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

Synchronous check register (SYNCK) . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

DSP status register (CTRLACK) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

Checksum register (CKSUM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

Loopback register (LOOPB) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

Transmit pre-amplifier gain register (TXG) . . . . . . . . . . . . . . . . . . . . . . . . 32

Receive amplifier gain register (RXG) . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

SLIC line current limit reg (ILIM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

SLIC off-hook threshold register (ITH) . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

PCM shift register (PCMSH) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

PCM command register (PCMCOM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

Transmit time slot ch #0 (DXTS0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

Transmit time slot ch #1 (DXTS1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

Transmit time slot ch #2 (DXTS2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

Transmit time slot ch #3 (DXTS3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

Receive time slot ch #0 (DRTS0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

Receive time slot ch #1 (DRTS1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

Receive time slot ch #2 (DRTS2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

Receive time slot ch #3 (DRTS3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

PCMW data register (PCMWD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

PCMR data register (PCMRD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41

PCM control register (PCMCTRL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41

Tone generation register (TONEG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

Coefficient state register (COEFST) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

Software revision ID Code (SWRID) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

Hardware revision ID code (HWRID) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43

5.36

5.37

6.1

6.2

5.35

-O

Single byte instruction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

Realignment command (REACOM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

Start checksum calculation (CKSTART) . . . . . . . . . . . . . . . . . . . . . . . . . . 44

Command list . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45

3/64

Contents

STLC5048

Command description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

8.1

8.2

8.3

8.4

8.5

8.6

8.7

8.8

8.9

8.10

Block enable command (BLKEN) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

KD filter (KDF) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

AFE coefficient (AFE_CFF) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

Timeout value (T_OUT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

Receive gain (GRX) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

Transmit gain (GTX) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

R filter coefficient (RFC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

X filter coefficient (XFC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49

B filter coefficient (BFC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49

Z filter coefficient (ZFC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49

Electrical characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50

Package mechanical data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57

Appendix A Absolute gains in kit with L3235N/STLC3080 . . . . . . . . . . . . . . . . . 58

Appendix B STLC5048 application diagrams. . . . . . . . . . . . . . . . . . . . . . . . . . . . 60

Appendix C Power sequences. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62

C.1

C.2

Power-up sequence. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62

Power-on sequence. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62

Ordering information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63

Revision history . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63

-O

4/64

STLC5048

List of tables

Table 1.

Table 2.

Table 3.

Table 4.

Table 5.

Table 6.

Table 7.

Table 8.

Table 9.

Table 10.

Table 11.

Table 12.

Table 13.

Table 14.

Table 15.

Table 16.

Table 17.

Table 18.

Table 19.

Table 20.

Table 21.

Table 22.

Table 23.

Table 24.

Table 25.

Table 26.

Table 27.

Table 28.

Table 29.

Table 30.

Table 31.

Table 32.

Table 33.

Table 34.

Table 35.

Table 36.

Table 37.

Table 38.

Table 39.

Table 40.

Table 41.

Table 42.

Table 43.

Table 44.

Table 45.

Table 46.

Table 47.

Table 48.

Absolute maximum ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

Operating range . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

Thermal data. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

I/O definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

Pin descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

Instruction byte structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

Register addresses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

I/O direction register (DIR) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

Dynamic I/O data register channel #0 (DATA0) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

Static I/O data register channel #0 (DATA0) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

Dynamic I/O data register channel #1 (DATA1) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

Static I/O data register channel #1 (DATA1) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

Dynamic I/O data register channel #2 (DATA2) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

Static I/O data register channel #2 (DATA2) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

Dynamic I/O data register channel #3 (data3) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

Dynamic I/O data register channel #3 (data3) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

A and B inputs of persistency check register in static mode. . . . . . . . . . . . . . . . . . . . . . . . 26

Persistency check register (PCHK-A/B) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

Interrupt register (INT) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

Interrupt mask register for I/O port (DMASK) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

Interrupt mask register for interrupt (IMASK) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

Alarm register (ALARM) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

Configuration register (CONF) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

Command enable register (COMEN) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

Synchronous check register (SYNCK) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

DSP status register (CTRLACK) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

Checksum register (CKSUM) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

Loopback register (LOOPB) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

Transmit pre-amplifier gain register (TXG) bits. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

Receive amplifier gain register (RXG) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

SLIC line current limit reg (ILIM) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

SLIC off-hook threshold register (ITH) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

PCM shift register (PCMSH) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

PCM command register (PCMCOM) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

PCM command register (PCMCOM) TPB and TPA bit combinations . . . . . . . . . . . . . . . . 35

PCM command register (PCMCOM) PC0 and PC1 bit combinations . . . . . . . . . . . . . . . . 35

Transmit time slot ch #0 (DXTS0) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

Transmit time slot ch #0 (DXTS0) time slots in linear mode . . . . . . . . . . . . . . . . . . . . . . . . 36

Transmit time slot ch #1 (DXTS1) bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

Transmit time slot ch #1 (DXTS1) time slots in linear mode . . . . . . . . . . . . . . . . . . . . . . . . 37

-O

5/64

12864串口写数据看不懂，求助……: 用12864串口模式写程序，抑制了一部分，发现下面这部分看不懂，各位大侠能帮我讲一下吗假如我给一个...; jianhong0425 单片机

STM32片内SRAM和片内FLASH区别: 做了个IO口模拟IIC协议读片外RTC的程序，同样的IIC读写程序...; sealove518 stm32/stm8

请问一下在wince下如何在程序中设置桌面，我用SystemParametersInfo不能达到目的，而IActiveDesktop在wince下好像不支持，请: 请问一下在wince下如何在程序中设置桌面，我用SystemParametersInfo不能达到目的...; weisheihuozhe WindowsCE

基于MSP430的看门狗的问题: 初学者，基于 MSP 430的看门狗的问题为什么每次都要关看门狗 PS 怎么让看门狗溢出 ,然...; Grizabella 微控制器 MCU

“背板问题”分解来了，且看我们如何捉妖: 作者：一博科技高速先生自媒体成员周伟通过上文的查板，我们虽然可以定性到一些问题，但可能还是没...; yvonneGan PCB设计

我花半年时间搞的机器人的照片（三之一）: 这里只上一些照片，详细资料均在论文中简略的介绍：这些照片所拍摄的是我的多机器人系统中的...; wud 单片机

MAX1300在伺服功率驱动系统中的应用

伺服功率驱动系统是液压伺服控制器的重要组成部分，该部分的设计不仅要为伺服系统提供足够的驱动能力，同时也要完成对电流反馈信号、电压反馈信号以及门限电压的实时采集、转换与显示。此外，为了保证整个系统在控制器工作过程中的良好表现，需要同时完成对两路信号的采集和转换。这对该系统中数据采集的速度、精度以及时序控制的准确度提出了较高的要求。使用常见的8位、12位模数转换芯片(如ADC0809、M...[详细]
Face ID面部识别引领潮流国产手机厂商集体跟进

来自中国台湾地区电子时报DigiTimes的消息称，国产手机厂商阵营正在集体跟进苹果的Face ID技术，华为、OPPO、小米等Android阵营的厂商均在为了新款手机着手准备3D传感器元件，而这无疑是受了苹果iPhone X上Face ID的影响。　　那都有哪些厂商在为国产手机厂商们提供3D传感器元件呢？DigiTimes称，包括Largan Precision， Sunny Opt...[详细]
今年春节家电市场释放四大变化

岁岁年年花相似，年年岁岁人不同。对于2016年的新春家电市场来说，与过去几年相比呈现出新的拐点，值得所有家电厂商关注这种消费趋势的变化，找到变化背后的原因和规律，从而在即将引爆的旺季市场抢夺先机。 2016年春节家电市场，与去年相比整体表现一般，但也却不乏亮点与惊喜。从整体上看，刚性需求是春节家电市场的主导力量，由此也带来消费的高端化、个性化和多样化；从增量上看，春节家电市场整体占比并未出现...[详细]
首次自动对接！美国离本土载人航天又进一步 SpaceX成功抵达国际空间站

在飞行近24小时后，SpaceX的载人龙飞船完成了与国际空间站的首次自动对接任务。 3日19时，载人龙飞船飞抵国际空间站附近，在全程不依靠后者机械臂且空间站保持运行的情况下，通过自身空间交会系统完成了首次自动对接任务（两个航天器在空间轨道上合并且在结构上连成一个整体的过程被称为“空间交会对接”）。据NASA介绍，为测试载人龙飞船逃逸系统，在离国际空间站120米时进行了一次后退，大约退至180米...[详细]
你不可不知光伏逆变器的直流参数的五大问题

最大输入直流功率是不是越大越好呢? 最大直流功率：推荐客户接入的电池板的峰值功率，如Suntrio Plus 50K ，最大直流功率60500W，意味着推荐接入最多60500Wp的电池板，这个值是按照逆变器最大输出功率的1.1倍来设置的。根据目前光伏电站的普遍运行效率在80%左右，各地的光照资源情况也不尽相同。在二类、三类按照1.1倍最大输出功率推荐客户接入电池板，即可实现逆变器峰值功率运行，...[详细]
比亚迪宋MPV闪亮登场，外形设计再度赢回国人的信心

说起比亚迪，大家都知道它在新能源领域的表现吧，但是这段时间它却没怎么进步，这是怎么回事呢？有人说是因为比亚迪设计太差了，还真是！不过好后来的老板王传福是位明白人，重金聘请了前奥迪设计总监——沃尔夫冈·艾格，这是要大翻身啊！　　　　沃尔夫冈·艾格很快就设计出比亚迪王朝概念车，瞬间获得了称赞啊！在上海车展亮相的时候真是惊艳四座！倒立奥迪进气格栅还是很有原创性的，更令人满意的是取消了BYD...[详细]
数字万用表欧姆挡的作用和测量方法

数字的欧姆档的主要用途是测电机绕组电阻、测导线是否断线、测插头通断等等。数字1表示：测量的阻值大于万用表表盘设置的阻值(比如测一个1k的电阻，而你将表盘拨到200ω一档，读数就会显示1)无穷大(横8字)就是绝缘体的阻值。数字万用表欧姆挡测量方法一、选择合适的倍率。在欧姆表测量电阻时，应选适当的倍率，使指针指示在中值附近。最好不使用刻度左边三分之一的部分，这部分刻度密集很差。二、使用前要...[详细]
从零开始51单片机教程 —— 13 单片机逻辑运算类指令

对单片机的累加器A的逻辑操作： CLR A ；将A中的值清0，单周期单字节指令，与MOV A，#00H效果相同。 CPL A ；将A中的值按位取反 RL A ；将A中的值逻辑左移 RLC A ；将A中的值加上进位位进行逻辑左移 RR A ；将A中的值进行逻辑右移 RRC A ；将A中的值加上进位位进行逻辑右移 SWAP A ；将A中的值高、低4位交换。例：（A）=73H，则...[详细]
恩智浦新品：GreenChip解决方案SSL3401

恩智浦在昨天开幕的香港灯饰展上展出了新推出的SSL3401可调光单级控制器IC，用于改良使用12V交流市电的MR16 LED灯。SSL3401可兼容广泛的调光器和变压器——用于超过80%的最常见组合——采用紧凑型外形尺寸。全球具有节能意识的消费者和商业机构都希望用LED取代卤素灯，但使用可调光MR16 LED，可能不能保证顺畅使用。在SSL3401中，恩智浦专门针对可调光MR16 LED灯...[详细]
广电誓言未来5年手机电视用户上亿

中广传播集团总经理孙朝晖13日表示，未来5年，中广传播将在三四线城市形成完整网络覆盖，届时基础用户要达到1亿，增值业务用户将超过4000万。　　中广传播是广电总局旗下专门从事CMMB手机电视全国网络建设和业务运营的平台。分析人士认为，手机电视在国内市场前景十分广阔，如果中广传播能突破体制束缚，成功整合协调各方利益，将有望在当前移动终端便携化趋势下获得巨大收益。　　今年1...[详细]
未来10年我国芯片产业发展将迎来黄金阶段

“阿尔法狗”先后击败了围棋大师李世石与柯洁，带给人们巨大的震撼。有人称，“人工智能元年”已经到来了。人工智能领域的一系列新现象、新突破，让人眼花缭乱、目不暇接。　　而芯片是人工智能的核心，可以说，人工智能的市场前景有多大，芯片的前景就有多大。分析人士称，未来10年不仅是人工智能席卷万物的10年，也是我国芯片产业发展的黄金10年。　　有数据显示，到2020年，全球人...[详细]
射频大并购村田4.71亿收购Peregrine

被动元件大厂日本村田日前表示，将斥资4.71亿美元收购无晶圆厂射频IC制造商Peregrine半导体。此次收购，将使生产射频模块和滤波器的村田获得更多关于RF-SOI制程以及射频前端设计能力，Peregrine拥有180项已申请和正在申请的专利。通过收购，村田可拥有设计生产全CMOS射频前端的能力。 Peregrine市场副总裁Duncan Pilgrim表示：“两家公司都有巨...[详细]
液晶电视面板主流尺寸已提升至40-43吋

许多年来32吋一直是液晶电视的主流尺寸。根据NPD DisplaySearch大尺寸TFT（薄膜晶体管）面板出货量报告Quarterly Large-Area TFT Panel Shipment Report显示，2012年32吋面板占LCD电视面板总出货量的41%，2013年占39%。但是，2014年随着供应的萎缩和液晶电视面板市场向大尺寸转移，该比例将下跌至32%。面板厂商纷纷扩大40吋、...[详细]
ARM汇编指令集1

（汇编）指令是CPU机器指令的助记符，经过编译过会得到一串0011组成的机器码，可以由CPU读取执行。（汇编）伪指令本质不是指令（只是和指令一起写在代码中），它是编译器环境提供的，目的是用来指导编译过程，经过编译后伪指令最终不会生成机器码。两种不同风格的ARM指令 --ARM官方的ARM汇编风格：指令一般用大写，Windows中的IDE开发环境（如ADS、MDK）常用。如：LDR R...[详细]
恒忆与海力士：NAND闪存合作将延长5年

　　瑞士恒忆（Numonyx B.V.）和韩国海力士半导体（Hynix Semiconductor）于2008年8月6日宣布，就两公司NAND闪存升级产品和技术开发合作计划延长5年达成了意向。根据此意向，两公司将扩大NAND闪存产品和技术的合作开发范围，并将为加快开发速度而进行经营资源的一体化。　　恒忆总裁兼首席执行官Brian Harrison表示，“凭借与海力士半导体的专业技术互补，将会...[详细]