首页 > 器件类别 > 逻辑 > 逻辑

3D7220-2

ACTIVE DELAY LINE, TRUE OUTPUT, PDIP14

器件类别:逻辑    逻辑   

厂商名称:Data Delay Devices

器件标准:

下载文档
器件参数
参数名称
属性值
是否无铅
不含铅
是否Rohs认证
符合
零件包装代码
DIP
包装说明
ROHS COMPLIANT, DIP-14
针数
14
Reach Compliance Code
compli
系列
7220
输入频率最大值(fmax)
14.5 MHz
JESD-30 代码
R-PDIP-T14
长度
19.305 mm
逻辑集成电路类型
ACTIVE DELAY LINE
功能数量
1
抽头/阶步数
10
端子数量
14
最高工作温度
85 °C
最低工作温度
-40 °C
输出极性
TRUE
封装主体材料
PLASTIC/EPOXY
封装代码
DIP
封装等效代码
DIP14,.3
封装形状
RECTANGULAR
封装形式
IN-LINE
峰值回流温度(摄氏度)
NOT SPECIFIED
电源
5 V
最大电源电流(ICC)
5.5 mA
可编程延迟线
NO
Prop。Delay @ Nom-Su
18 ns
认证状态
Not Qualified
座面最大高度
4.58 mm
最大供电电压 (Vsup)
5.25 V
最小供电电压 (Vsup)
4.75 V
标称供电电压 (Vsup)
5 V
表面贴装
NO
技术
CMOS
温度等级
INDUSTRIAL
端子形式
THROUGH-HOLE
端子节距
2.54 mm
端子位置
DUAL
处于峰值回流温度下的最长时间
NOT SPECIFIED
总延迟标称(td)
18 ns
宽度
7.62 mm
Base Number Matches
1
热门器件
热门资源推荐
器件捷径:
S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 SA SB SC SD SE SF SG SH SI SJ SK SL SM SN SO SP SQ SR SS ST SU SV SW SX SY SZ T0 T1 T2 T3 T4 T5 T6 T7 T8 T9 TA TB TC TD TE TF TG TH TI TJ TK TL TM TN TO TP TQ TR TS TT TU TV TW TX TY TZ U0 U1 U2 U3 U4 U6 U7 U8 UA UB UC UD UE UF UG UH UI UJ UK UL UM UN UP UQ UR US UT UU UV UW UX UZ V0 V1 V2 V3 V4 V5 V6 V7 V8 V9 VA VB VC VD VE VF VG VH VI VJ VK VL VM VN VO VP VQ VR VS VT VU VV VW VX VY VZ W0 W1 W2 W3 W4 W5 W6 W7 W8 W9 WA WB WC WD WE WF WG WH WI WJ WK WL WM WN WO WP WR WS WT WU WV WW WY X0 X1 X2 X3 X4 X5 X7 X8 X9 XA XB XC XD XE XF XG XH XK XL XM XN XO XP XQ XR XS XT XU XV XW XX XY XZ Y0 Y1 Y2 Y4 Y5 Y6 Y9 YA YB YC YD YE YF YG YH YK YL YM YN YP YQ YR YS YT YX Z0 Z1 Z2 Z3 Z4 Z5 Z6 Z8 ZA ZB ZC ZD ZE ZF ZG ZH ZJ ZL ZM ZN ZP ZR ZS ZT ZU ZV ZW ZX ZY
需要登录后才可以下载。
登录取消