A1460A-1PGG207B,A1460A-1PGG207B pdf中文资料,A1460A-1PGG207B引脚图,A1460A-1PGG207B电路-Datasheet-电子工程世界

文档预览

Accelerator Series FPGAs

– ACT

™

3 Family

Fe atur es

• Replaces up to twenty 32 macro-cell CPLDs

• Replaces up to one hundred 20-pin PAL

Packages

• Up to 1153 Dedicated Flip-Flops

• VQFP, TQFP, BGA, and PQFP Packages

• Nonvolatile, User Programmable

• Fully Tested Prior to Shipment

• 5.0V and 3.3V Versions

• Optimized for Logic Synthesis Methodologies

• Low-power CMOS Technology

A1415

1,500

3,750

200

104

264

100

—

100

—

108 MHz

63 MHz

110 MHz

250 MHz

7.5 ns

A1425

2,500

6,250

310

160

150

360

100

133

100, 160

—

100

—

132

108 MHz

63 MHz

110 MHz

250 MHz

7.5 ns

A1440

4,000

10,000

100

564

288

276

568

140

175

160

—

100

176

—

100 MHz

63 MHz

110 MHz

250 MHz

8.5 ns

A1460

6,000

15,000

150

848

432

416

768

168

207

—

160, 208

—

176

225

196

97 MHz

63 MHz

110 MHz

200 MHz

9.0 ns

A14100

10,000

25,000

250

100

1,377

697

680

1,153

228

257

—

208

—

313

256

93 MHz

63 MHz

105 MHz

200 MHz

9.5 ns

• Up to 10,000 Gate Array Equivalent Gates

(up to 25,000 equivalent PLD Gates)

• Highly Predictable Performance with 100% Automatic

Placement and Routing

• 7.5 ns Clock-to-Output Times

• Up to 250 MHz On-Chip Performance

• Up to 228 User-Programmable I/O Pins

• Four Fast, Low-Skew Clock Networks

• More than 500 Macro Functions

Device

Capacity

Gate Array Equivalent Gates

PLD Equivalent Gates

TTL Equivalent Packages (40 gates)

20-Pin PAL Equivalent Packages (100 gates)

Logic Modules

S-Module

C-Module

Dedicated Flip-Flops

User I/Os (maximum)

Packages

(by pin count)

CPGA

PLCC

PQFP

RQFP

VQFP

TQFP

BGA

CQFP

Performance

(maximum, worst-case commercial)

Chip-to-Chip

Accumulators (16-bit)

Loadable Counter (16-bit)

Prescaled Loadable Counters (16-bit)

Datapath, Shift Registers

Clock-to-Output (pad-to-pad)

Notes:

1. One flip-flop per S-Module, two flip-flops per I/O-Module.

2. See product plan on page 1-178 for package availability.

3. Based on A1415A-3, A1425A-3, A1440B-3, A1460B-3, and A14100B-3.

4. Clock-to-Output + Setup

S e p t e m b e r 19 9 7

1-175

De scrip tion

Actel’s ACT 3 Accelerator Series of FPGAs offers the

industry’s fastest high-capacity programmable logic device.

ACT 3 FPGAs offer a high perfomance, PCI compliant

programmable solution capable of 250 MHz on-chip

performance and 7.5 nanosecond clock-to-output, with

capacities spanning from 1,500 to 10,000 gate array

equivalent gates. For further information regarding PCI

compliance of ACT 3 devices, see “Accelerator Series

FPGAs—ACT 3 PCI Compliant Family.”

The ACT 3 family builds on the proven two-module

architecture consisting of combinatorial and sequential logic

modules used in Actel’s 3200DX and 1200XL families. In

addition, the ACT 3 I/O modules contain registers which

deliver 7.5 nanosecond clock-to-out times. The devices

contain four clock distribution networks, including dedicated

array and I/O clocks, supporting very fast synchronous and

asynchronous designs. In addition, routed clocks can be used

to drive high fanout signals such as flip-flop resets and output

enables.

The ACT 3 family is supported by Actel’s Designer Series

Development System which offers automatic placement and

routing (with automatic or fixed pin assignments), static

timing anlaysis, user programming, and debug and diagnostic

probe capabilities. The Designer Series is supported on the

following platforms: 486/Pentium class PC’s, Sun

‚ and HP

‚

workstations. The software provides CAE interfaces to

Cadence, Mentor Graphics

, OrCAD

™

and Viewlogic

‚

design environments. Additional platforms are supported

through Actel’s Industry Alliance Program, including DATA

I/O (ABEL FPGA) and MINC.

Predictable Performance* (Worst-Case Commercial)

Accumulators (16-bit)

63 MHz

110 MHz

250 MHz

Loadable Counters (16-bit)

Prescaled Loadable Counters (16-bit)

Shift Registers

S yste m Pe rfo rmance M odel

Chip #1

I/O Module

Chip #2

I/O Module

35 pF

I/O CLK

CKHS

TRACE

INSU

Chip-to-Chip Performance

(Worst-Case Commercial)

CKHS

A1425A-3

A1460A-3

7.5

9.0

TRACE

1.0

INSU

1.8

1.3

Total

10.3 ns

11.3 ns

MHz

1-176

Ac celera tor S eries FPGA s – A C T

™

3 Fami ly

Order ing Informati on

A14100

–

208

Application (Temperature Range)

C = Commercial (0 to +70°C)

I = Industrial (–40 to +85°C)

M = Military (–55 to +125°C)

B = MIL-STD-883

Package Lead Count

Package Type

PG = Ceramic Pin Grid Array

PL = Plastic Leaded Chip Carrier

PQ = Plastic Quad Flatpack

RQ = Plastic Power Quad Flatpack

VQ = Very Thin (1.0 mm) Quad Flatpack

TQ = Thin (1.4 mm) Quad Flatpack

CQ = Ceramic Quad Flatpack

BG = Plastic Ball Grid Array

Speed Grade

Std = Standard Speed

–1 = Approximately 15% faster than Standard

–2 = Approximately 25% faster than Standard

–3 = Approximately 35% faster than Standard

Die Revision

Part Number

A1415A =

A14V15A =

A1425A =

A14V25A =

A1440A =

A14V40A =

A1460A =

A14V60A =

A14100A =

A14V100A =

1500 Gates

1500 Gates (3.3V)

2500 Gates

2500 Gates (3.3V)

4000 Gates

4000 Gates (3.3V)

6000 Gates

6000 Gates (3.3V)

10000 Gates

10000 Gates (3.3V)

1-177

P ro du c t Pla n

Speed Grade*

Std

A1415A Device

84-pin Plastic Leaded Chip Carrier (PLCC)

100-pin Plastic Quad Flatpack (PQFP)

100-pin Very Thin Quad Flatpack (VQFP)

100-pin Ceramic Pin Grid Array (CPGA)

A14V15A Device

84-pin Plastic Leaded Chip Carrier (PLCC)

100-pin Very Thin Quad Flatpack (VQFP)

A1425A Device

84-pin Plastic Leaded Chip Carrier (PLCC)

100-pin Plastic Quad Flatpack (PQFP)

100-pin Very Thin Quad Flatpack (VQFP)

132-pin Ceramic Quad Flatpack (CQFP)

133-pin Ceramic Pin Grid Array (CPGA)

160-pin Plastic Quad Flatpack (PQFP)

A14V25A Device

84-pin Plastic Leaded Chip Carrier (PLCC)

100-pin Very Thin Quad Flatpack (VQFP)

160-pin Plastic Quad Flatpack (PQFP)

A1440A Device

84-pin Plastic Leaded Chip Carrier (PLCC)

100-pin Very Thin Quad Flatpack (VQFP)

160-pin Plastic Quad Flatpack (PQFP)

175-pin Ceramic Pin Grid Array (CPGA)

176-pin Thin Quad Flatpack (TQFP)

A14V40A Device

84-pin Plastic Leaded Chip Carrier (PLCC)

100-pin Very Thin Quad Flatpack (VQFP)

160-pin Plastic Quad Flatpack (PQFP)

176-pin Thin Quad Flatpack (TQFP)

A1460A Device

160-pin Plastic Quad Flatpack (PQFP)

176-pin Thin Quad Flatpack (TQFP)

196-pin Ceramic Quad Flatpack (CQFP)

207-pin Ceramic Pin Grid Array (CPGA)

208-pin Plastic Quad Flatpack (PQFP)

225-pin Platic Ball Grid Array (BGA)

Applications:

†

= Commercial

= Industrial

= Military

= MIL-STD-883

Commercial Only

Availability:

= Available

P = Planned

— = Not Planned

—

P†

—

†

—

†

—

–1

–2

–3

Application

—

†

* Speed Grade: –1 = Approx. 15% faster than Standard

–2 = Approx. 25% faster than Standard

–3 = Approx. 35 % faster than Standard.

1-178

Ac celera tor S eries FPGA s – A C T

™

3 Fami ly

Produc t Plan

(continued)

Speed Grade*

Std

A14V60A Device

160-pin Plastic Quad Flatpack (PQFP)

176-pin Thin Quad Flatpack (TQFP)

208-pin Plastic Quad Flatpack (PQFP)

A14100A Device

208-pin Power Quad Flatpack (RQFP)

257-pin Ceramic Pin Grid Array (CPGA)

313-pin Plastic Ball Grid Array (BGA)

256-pin Ceramic Quad Flatpack (CQFP)

A14V100A Device

208-pin Power Quad Flatpack (RQFP)

313-pin Plastic Ball Grid Array (BGA)

Applications:

†

= Commercial

= Industrial

= Military

= MIL-STD-883

Commercial Only

Availability:

—

= Available

P = Planned

— = Not Planned

—

†

—

†

—

–1

–2

–3

Application

* Speed Grade: –1 = Approx. 15% faster than Standard

–2 = Approx. 25% faster than Standard

–3 = Approx. 35 % faster than Standard.

P lastic Device R es ources

User I/Os

PLCC

Device

Series

A1415

A1425

A1440

A1460

A14100

Logic

Modules

200

310

564

848

1377

Gates

1500

2500

4000

6000

10000

84-pin

—

100-pin

—

PQFP, RQFP

160-pin

—

100

131

—

208-pin

—

167

175

VQFP

100-pin

—

TQFP

176-pin

—

140

151

—

BGA

225-pin

—

168

—

313-pin

—

228

1-179

通过RespberrypiADC0832来使用麦克风传感器: microphone.c#include wiringPi.h #include stdio.h #...; 蜡笔小星单片机

DS1305使用调试快疯了大神求助啊: 最近做项目是要使用DS1305实时时钟，单片机是摩托罗拉的一款，自带硬件SPI SPI 四线，输入时...; pyj2015 51单片机

CC2541与MSP430进行串口通信: CC2541与MSP430进行串口通信,,CC2541的TX与MSP430的RX, CC2541的...; liunengjian 无线连接

[公司介绍]silicon image: 这是一家美国的半导体设计公司 silicon image Silicon Image（矽映电子科技）...; Sur 综合技术交流

【求助】 warnig: Warning : last line of file ends without a newline...; conanwind 微控制器 MCU

对高低压为什么不能共地的一个解释: 本帖最后由 uu5001 于 2014-5-9 14:04 编辑很多人都知道，当有高低电...; uu5001 模拟电子

打造集成电路产业新高地直面痛点滨湖创领“中国芯”

2018太湖创“芯”峰会——无锡集成电路设计产业发展论坛上月在无锡市滨湖区举行。这是无锡这座“南方微电子基地”，第一次为集成电路设计举办专项论坛。　　“芯”之所向，是无锡滨湖聚力集成电路设计、创领新一代信息技术革命浪潮的勇气与担当。滨湖区委书记许峰说：“集成电路设计是‘皇冠上的明珠’，也是‘中国芯’的最大短板。我们愿意把这份责任扛在肩上，让太湖山水久久传颂中国‘芯’传奇！” 　　坚守...[详细]
被中建八局起诉后益丰泰遭韩厂解除TFT-LCD面板设备供应合同

近日，韩国设备厂商DMS公司发布公告称，公司解除了与江西益丰泰光电科技有限公司（以下简称：益丰泰）曾签订的的62亿韩元规模的显示设备供应合同。关于合同解除原因，该公司解释是因合同对方无法履行合同（设备无法采购），因而合同失效。据多家报道称，此前韩国多家厂商收到益丰泰订单，并进行了设备制作，但合同终止日反复被延。设备搬入时程延迟导致厂家无法收到设备款。据了解，江西益丰泰光电技术有限公司于20...[详细]
京东AI战略全景图首次披露，京东系AI大咖集体亮相

京东人工智能创新峰会在北京举行。这次会议虽然规模不大，但是堪称重磅，一是在这次会议上京东AI带头人周伯文首次向外界展示京东在AI领域的战略布局与发展方向；二是AI领域重量级人物周志华等大咖也加入京东阵营，这次会议也是"京东AI天团"首次集体亮相。京东AI战略全景图首次披露京东CEO刘强东曾多次公开表示，京东的下一个12年希望是技术驱动的12年，京东要做成技术驱动的公司，以技术为核心，充分...[详细]
三星S10或配屏下摄像头、屏下指纹识别：可能长这样

此前彭博社援引自知情人士的消息报道称，三星新一代旗舰手机Galaxy S10有望配备屏下指纹识别和屏下摄像头等技术。若这些技术能成型，三星S10将拥有极高的屏占比。　　根据这些线索，推特科技达人Ben Geskin就带来了这款手机的最新概念设计。这一设计参照了当前最普遍的一个方案，即将前置摄像头放置于手机屏幕顶端正中间的位置，这个位置就像开了一个小孔。这一设计带来了极高...[详细]
华数机器人智能制造整体解决方案全方位为客户保驾护航

为了强化全员安全意识，落实安全行为规范，加强标准化操作，预防安全事故发生。9月28日，华数机器人开展了现场安全、生产安全、消防安全教育培训。现场安全，为客户保驾护航华数机器人不仅以优质的产品、专业的服务，为客户提供智能制造整体解决方案。还始终坚持以客户为中心，将客户安全立于首位。重庆华数机器人技术支持与服务部部长龙浪从安全出行、工艺安全...[详细]
毫伏表的运用进程

(1)毫伏表应笔直放置，不要水平放置。通电前应调整表头的机械零点螺丝钉，使表针指示在零位(注，机械零点不需常常调整)。 (2)依据被侧信号值的巨细挑选电压程，若不知被测信号巨细.可先选最许多程，逐渐减小到适宜的量程。 (3)接通电源，待表针安稳后，将输人线短路，调整调零点调整旋钮。使表针指在零位，即可进行丈量。 (4)丈量时先将输入线的地线(屏蔽线)与被测电路公共点相连，然后将输入线...[详细]
MSC-51单片机的3字节和4字节浮点数计算程序分析

MSC-51 3字节和4字节浮点数计算程序，主要用于数据采集及上传，经过IEEE转换，在上位机直接显示。 ;这是本人使用的MSC-51 3字节和4字节浮点数计算程序，主要用于数据采集及上传，经过IEEE转换，在上位机直接显示。 ; FLOATING PROGRAM ;########################################## ;#################...[详细]
ST公布STM32物联网设计竞赛多个赛区的获奖名单

中国，2014年12月16日 —— 意法半导体（STMicroelectronics，简称ST；纽约证券交易所代码：STM）公布了STM32物联网设计竞赛 (STM32 Internet-of-Things Design Challenge) 欧洲、中东及非洲 (EMEA) 赛区的获奖名单。本次竞赛旨在鼓励物联网相关的发明创造，由意法半导体及其合作伙伴ARM，Farnell Element1...[详细]
华尔街日报：欧盟正成为硅谷科技巨头的大麻烦

凤凰科技讯据《华尔街日报》北京时间7月2日报道，周二，欧盟以滥用市场支配地位为由，对谷歌公司重罚24.2亿欧元。《华尔街日报》发表文章称，谷歌、Facebook、苹果公司、亚马逊公司等美国科技公司在竞争、税务、隐私以及在线媒体领域正接受欧盟的调查，显示出了欧盟的强硬态度。欧盟的调查正成为硅谷巨头们越来越大的一个麻烦。但是在美国，这些科技巨头受到的监管就没有这么严格。一些批评人士指出，调查是欧盟...[详细]
为什么谷歌无人车没有方向盘、油门和刹车？

2010 年谷歌 X 实验室提出无人驾驶汽车项目，2012 年拿到上路许可，在 2014 年 5 月的 Code Coference 会议上，谷歌创始人 Sergey Brin 公布了谷歌自主设计和研发的无人驾驶汽车原型：车内没有方向盘、油门或者刹车，取而代之的是各种传感器以及软件系统。从谷歌的角度来理解——这才是真正的全自动驾驶汽车。但最开始并不是这样的。三年半...[详细]
MCS-51单片机实用子程序库6

１７）标号：ＦＳＱＲ功能：浮点数开平方（快速逼近算法）入口条件：操作数在中。出口信息：OV=0时，平方根仍在中，OV=1时，负数开平方出错。影响资源：PSW、A、B、R2～R7 堆栈需求：２字节 FSQR: MOV A,@R0 JNB ACC.7,SQR SETB OV ；负数开平方，出错 RET SQR: INC R0 INC R0 MOV A,@R0 DEC R0 ORL ...[详细]
基于WiFi的车载终端远程软件升级方法

引言随着对系统功能、性能要求的不断提高，或为了消除缺陷，用户常常需要对嵌入式终端设备软件进行升级。目前嵌入式终端软件升级方法有专用工具烧写、在系统编程(ISP)和在应用编程(IAP)等。前两种方式需要专门的人员到达现场、甚至拆卸设备才能进行软件升级。IAP方式可由开发人员根据实际应用进行灵活设计，例如使用串口升级、USB升级等。由于车载终端具有移动性、分布广泛、无法集中召回等特点，传统软...[详细]
赛普拉斯推出全新高集成度控制器

eeworld网消息，USB-C市场的领导者赛普拉斯半导体公司（纳斯达克代码：CY）今日宣布推出一款支持电力传输 (PD) 的全新 USB-C 控制器，能够简化电源适配器、手机充电器、车载充电器和移动电源的设计。赛普拉斯 EZ-PD™ CCG3PA 控制器支持结合可编程供电（PPS）和高通 Quick Charge（QC）4.0协议的 PD 3.0 标准，使新电源产品设计能够提供优化的快速充电体...[详细]
Digi-Key 宣布与 SPARK Microsystems 达成全球分销协议

全球供应品类极丰富、发货超快速的现货电子元器件分销商 Digi-Key Electronics，日前宣布与 SPARK Microsystems 达成全球分销协议，为高性能个人局域网和物联网连接设备提供超低功耗无线通信器件。凭借其专利技术，SPARK Microsystems 向市场推出了下一代超宽带无线收发器，帮助全球客户打造新一代无线产品。 SPARK Microsystem...[详细]
高级别智能驾驶业务系列：自研CPS车辆精准对位系统

在港口无人水平运输场景中，经纬恒润提供了车、路、网、云、图全栈式自研解决方案，包含了自动驾驶车辆、路侧车路协同、全场高可靠定位、5G远程驾驶、运营调度管理、数字孪生、仿真系统、高精地图等专业模块，组成了一套完整的智慧港口解决方案。车辆精准对位系统CPS（Chassis Positioning System）作为港口无人水平运输系统中影响作业效果最关键的组成部件之一，需要能够快速且精准地为作...[详细]