½动态范围、高速、
数字控制VGA
ADL5202
产品特性
两个独立的数字控制VGA
增益范围：−11.5
dB至+20 dB
0.5 dB步长：± 0.1 dB
150
差分输入和输出
噪声系数：7.5
dB(最大增益时)
OIP3：>50 dBm (200 MHz)
−3 dB较高频率带½：700 MHz
多种控制接口选项
并行6½控制接口(集成锁存器)
串行外设接口(SPI)(集成快速启动功½)
增益升/降模式
½输入动态范围
½功耗模式选项
关断控制
5 V单电源供电
40引脚6 mm × 6 mm LFCSP封装
功½框图
SIDE A
SPI WITH FA,
PARALLEL WITH LATCH,
UP/DN
PWUPA
VPOS
LOGIC
VINA+
150Ω
VINA–
MODE0,
MODE1
PM
VINB+
150Ω
VINB–
0dB TO 31.5dB
VOUTA+
+20dB
150Ω
VOUTA–
CONTROL
CIRCUITRY
0dB TO 31.5dB
VOUTB+
+20dB
150Ω
VOUTB–
LOGIC
ADL5202
09387-001
SIDE B
PWUPB
GND
应用
差分ADC驱动器
高中频采样接收机
高输出功率中频放大
仪器仪表
SPI WITH FA,
PARALLEL WITH LATCH,
UP/DN
图1.
概述
ADL5202是一款数字控制、可变增益、½带½放大器，可
以提供精密增益控制、高输出IP3和½噪声系数。出色的
½失真性½和高信号带½½之成为各种接收器应用的卓越
增益控制器件。ADL5202还内½½功耗模式选项，可降½
电源电流。
对于½输入动态范围应用，ADL5202½以0.5
dB的分辨率提
供31.5
dB½增益范围。增益可通过多种增益控制接口选项
进行调整：并行接口、串行外设接口或升/降接口。
ADL5202集成专有失真消除技术，对于大多数增益设½，
它在接近200
MHz的频率时可实现优于50 dBm的输出IP3。
ADL5202电源由PWUPx引脚的逻辑电平提供，在½功耗模
式下，其静态电流典型值为160
mA。½针对要求较高的应
用配½为高性½模式时，静态电流为210
mA。在省电模式
下，其功耗小于14
mA，可以提供出色的输入-输出隔离。
增益设½在关断模式下保持不变。
ADL5202采用ADI公司的高速SiGe工艺制造，提供精密增
益调整功½、良½的失真性½和½相½误差。它采用紧凑
的散热增强型40引脚6
mm × 6 mm LFCSP封装，工½温度范
围为−40°C至+85°C。
Rev. B
Information furnished by Analog Devices is believed to be accurate and reliable. However, no
responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other
rights of third parties that may result from its use. Speci cations subject to change without notice. No
license is granted by implication or otherwise under any patent or patent rights of Analog Devices.
Trademarks and registered trademarks are the property of their respective owners.
Document Feedback
One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
Tel: 781.329.4700 ©2011–2013 Analog Devices, Inc. All rights reserved.
Technical Support
www.analog.com
ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可½存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任½词语的准确性，请参考ADI提供
的最新英文版数据手册。
ADL5202
目½
产品特性
............................................................................................. 1
应用......................................................................................................
1
功½框图
............................................................................................. 1
概述......................................................................................................
1
修订历史
............................................................................................ 2
技术规格
............................................................................................. 3
绝对最大额定值................................................................................
5
ESD警告......................................................................................... 5
引脚配½和功½描述
....................................................................... 6
典型性½参数
.................................................................................... 8
性½特性和测试电路
..................................................................... 15
工½原理
........................................................................................... 16
数字接口概述
............................................................................. 16
并行数字接口
............................................................................. 16
串行外设接口(SPI)
.................................................................... 16
增益升/降接口
........................................................................... 16
真值表
.......................................................................................... 17
逻辑时序......................................................................................
17
电路描述
........................................................................................... 18
基本结构......................................................................................
18
应用信息
........................................................................................... 19
基本连接......................................................................................
19
ADC驱动 ..................................................................................... 19
布局考虑......................................................................................
21
评估板
............................................................................................... 22
评估板控制½件.........................................................................
22
评估板原理图和PCB布局图
................................................... 23
评估板配½选项.........................................................................
27
外½尺寸
........................................................................................... 29
订购指南......................................................................................
29
修订历史
2013年9月—修订版A至修订版B
逻辑引脚绝对最大额定值从3.6
V改为−0.3 V至+3.6 V(任½时
刻½不可超过|VPOS
− 0.5 V|)........................................................ 5
2012年12月—修订版0至修订版A
更改“布局考虑因素”部分
............................................................. 21
2011年10月—修订版0：初始版
Rev. B | Page 2 of 32
ADL5202
技术规格
除非另有说明，V
S
= 5 V，T
A
= 25°C，R
S
= R
L
= 150
表1.
参数
动态性½
−3 dB带½
压摆率
输入回损(S11)
输出回损(S22)
输入级
最大输入摆幅(差分)
差分输入电阻
共模输入电压
共模抑制比(CMRR)
增益
最大电压增益
最小电压增益
增益步长
增益平坦度
增益温度灵敏度
增益步进响应
增益一致性误差
相½一致性误差
输出级
输出电压摆幅
差分输出电阻
噪声/谐波性½
46 MHz
二次谐波
三次谐波
输出IP3
70 MHz
二次谐波
三次谐波
输出IP3
140 MHz
噪声系数
二次谐波
三次谐波
输出IP3
输出1
dB压缩点
300 MHz
二次谐波
三次谐波
输出IP3
测试条件/注释
V
OUT
< 2 V p-p (5.2 dBm)
100 MHz
100 MHz
最小值 典型值 最大值
700
5.5
−17.7
−16.5
10.8
150
1.5
40
20
−11.5
0.5
0.285
0.012
15
±0.03
1.0
10
150
单½
MHz
V/ns
dB
dB
V p-p
Ω
V
dB
dB
dB
dB
dB
dB/°C
ns
dB
度
V p-p
Ω
(100 MHz)，高性½模式，2 V p-p差分输出。
VINA+、VINB+以及VINA−、VINB−引脚
增益代码
= 111111
增益代码
= 000000
增益代码
= 000000
增益代码
= 111111
30 MHz < f
C
< 200 MHz
增益代码
= 000000
对于V
IN
= 0.2 V，增益代码 = 111111至000000
超过10
dB增益范围
超过10
dB增益范围
VOUTx+和VOUTx−引脚
P1dB时增益代码 = 000000
差分
增益代码
= 000000，高性½模式
V
OUT
= 2 V p-p
V
OUT
= 2 V p-p
V
OUT
= 2 V p-p复合
增益代码
= 000000，高性½模式
V
OUT
= 2 V p-p
V
OUT
= 2 V p-p
V
OUT
= 2 V p-p复合
增益代码
= 000000，高性½模式
V
OUT
= 2 V p-p
V
OUT
= 2 V p-p
V
OUT
= 2 V p-p复合
增益代码
= 000000，高性½模式
V
OUT
= 2 V p-p
V
OUT
= 2 V p-p
V
OUT
= 2 V p-p复合
−92
−105
50
−96
−105
50
7.5
−86
−105
50
19.5
−77
−91
47
dBc
dBc
dBm
dBc
dBc
dBm
dB
dBc
dBc
dBm
dBm
dBc
dBc
dBm
Rev. B | Page 3 of 32
ADL5202
参数
上电接口
上电阈值
PWUPx输入偏½电流
增益控制接口
V
IH
V
IL
最大输入偏½电流
SPI时序
f
SCLK
t
DH
t
DS
t
PW
电源接口
电源电压
静态电流，两个通道
测试条件/注释
PWUPA、PWUPB引脚
½½器件的最½电压
½½器件的最高电压
最小值 典型值
1.4
3.3
1
逻辑高电平的最小/最大电压值
逻辑½电平的最大电压值
LATCHA和LATCHB、SCLK、SDIO、数据引脚
1/t
SCLK
数据保持时间
数据建立时间
SCLK高电平脉½
4.5
高性½模式
T
A
= 85°C
½功耗模式
T
A
= 85°C
PWUPx½电平
210
250
160
180
14
1.4
1
20
5
5
5
5.5
3.3
0.8
最大值 单½
V
V
µA
V
µA
MHz
ns
ns
ns
V
mA
mA
mA
mA
mA
关断电流，两个通道
时序图
t
SCLK
SCLK
t
PW
t
DH
t
DS
___ ___
CSA, CSB
t
DS
t
DH
SDIO
DNC
DNC
DNC
DNC
DNC
DNC
DNC
R/W
FA1
FA0
D5
D4
D3
D2
D1
D0
图2.
SPI接口读/写模式时序图
t
DS
UPDN_DAT
UPDN_CLK
t
DS
t
PW
09387-103
UP
DN
RESET
t
DS
t
DH
图3. 升/降模式时序图
LATCHA,
LATCHB
A5 TO A0
B5 TO B0
t
DH
图4. 并行模式时序图
Rev. B | Page 4 of 32
09387-104
09387-002
ADL5202
绝对最大额定值
表2.
参数
电源电压V
POS
PWUPA，PWUPB，A0至A5，B0至B5，
MODE0，MODE1，PM，LATCHA，LATCHB
输入电压V
IN
+、V
IN
−
内部功耗
θ
JA
(裸露焊盘焊接到下方)
θ
JC
(裸露焊盘)
最高结温
工½温度范围
存储温度范围
引脚温度(焊接，60秒)
额定值
5.5
−0.3 V至+3.6 V
(任½时刻½不可
超过|VPOS
− 0.5 V|)
+3.6
1.6 W
34.6°C/W
3.6°C/W
140°C
−40°C至+85°C
−65°C至+150°C
240°C
注意，超出上述绝对最大额定值可½会导致器件永久性损
坏。这只是额定最值，并不½以这些条件或者在任½其它
超出本技术规范操½章节中所示规格的条件下，推断器件
½否正常工½。长期在绝对最大额定值条件下工½会½响
器件的可靠性。
ESD警告
ESD(静电放电)敏感器件。
带电器件和电路板可½会在没有察觉的情况下放电。
½管本产品具有专利或专有保护电路，½在遇到高
½量ESD时，器件可½会损坏。因此，应½采取适½
的ESD防范措½，以避免器件性½下降或功½丧失。
Rev. B | Page 5 of 32
