首页 > 器件类别 > 热门应用 > 无线/射频/通信

CY2VC521ZXC-2

Phase Locked Loops - PLL LO-NOISE LVDS CLOCK GENERATOR W/VCXO COM

器件类别:热门应用    无线/射频/通信   

厂商名称:Cypress(赛普拉斯)

下载文档
CY2VC521ZXC-2 在线购买

供应商:

器件:CY2VC521ZXC-2

价格:-

最低购买:-

库存:点击查看

点击购买

器件参数
参数名称
属性值
产品种类
Product Category
Phase Locked Loops - PLL
制造商
Manufacturer
Cypress(赛普拉斯)
RoHS
Details
系列
Packaging
Tube
工厂包装数量
Factory Pack Quantity
192
参数对比
与CY2VC521ZXC-2相近的元器件有:CY2VC521ZXC-2T。描述及对比如下:
型号 CY2VC521ZXC-2 CY2VC521ZXC-2T
描述 Phase Locked Loops - PLL LO-NOISE LVDS CLOCK GENERATOR W/VCXO COM Phase Locked Loops - PLL LO-NOISE LVDS CLOCK GENERATOR W/VCXO COM
产品种类
Product Category
Phase Locked Loops - PLL Phase Locked Loops - PLL
制造商
Manufacturer
Cypress(赛普拉斯) Cypress(赛普拉斯)
RoHS Details Details
工厂包装数量
Factory Pack Quantity
192 2500
系列
Packaging
Tube Reel
F030 USART DMA疑问
本帖最后由 blablab 于 2015-11-11 17:49 编辑 使用USART1,启用...
blablab stm32/stm8
从0开始学M4 (第五集 UART串口)。包含代码和说明文档
哈哈,又是新的东西,希望大家轻点拍砖哈。。。 初学者可以看看,高手请绕道 从0开始学M4 (第五...
youki12345 微控制器 MCU
这两个AD和DA 初始化是怎么冲突的啊,求解~~~
本帖最后由 莫静好实 于 2015-8-14 18:21 编辑 void ADCCS(void...
莫静好实 微控制器 MCU
关于例化Altera FIFO占用RAM资源的问题
FPGA使用的是StratixII GX,RAM资源有M512(32*18bits)、M4K(128...
eeleader-mcu FPGA/CPLD
制作工艺
通常我们所说的 CPU 的“制作工艺”指得是在生产CPU过程中,要进行加工各种电路和电子元件,制造导...
songbo PCB设计
热门器件
热门资源推荐
器件捷径:
L0 L1 L2 L3 L4 L5 L6 L7 L8 L9 LA LB LC LD LE LF LG LH LI LJ LK LL LM LN LO LP LQ LR LS LT LU LV LW LX LY LZ M0 M1 M2 M3 M4 M5 M6 M7 M8 M9 MA MB MC MD ME MF MG MH MI MJ MK ML MM MN MO MP MQ MR MS MT MU MV MW MX MY MZ N0 N1 N2 N3 N4 N5 N6 N7 N8 NA NB NC ND NE NF NG NH NI NJ NK NL NM NN NO NP NQ NR NS NT NU NV NX NZ O0 O1 O2 O3 OA OB OC OD OE OF OG OH OI OJ OK OL OM ON OP OQ OR OS OT OV OX OY OZ P0 P1 P2 P3 P4 P5 P6 P7 P8 P9 PA PB PC PD PE PF PG PH PI PJ PK PL PM PN PO PP PQ PR PS PT PU PV PW PX PY PZ Q1 Q2 Q3 Q4 Q5 Q6 Q8 Q9 QA QB QC QE QF QG QH QK QL QM QP QR QS QT QV QW QX QY R0 R1 R2 R3 R4 R5 R6 R7 R8 R9 RA RB RC RD RE RF RG RH RI RJ RK RL RM RN RO RP RQ RR RS RT RU RV RW RX RY RZ
需要登录后才可以下载。
登录取消