IDT70V3569S4BCG,IDT70V3569S4BCG pdf中文资料,IDT70V3569S4BCG引脚图,IDT70V3569S4BCG电路-Datasheet-电子工程世界

文档预览

HIGH-SPEED 3.3V 16K x 36

SYNCHRONOUS PIPELINED

DUAL-PORT STATIC RAM

WITH 3.3V OR 2.5V INTERFACE

Features:

◆

IDT70V3569S

◆

True Dual-Port memory cells which allow simultaneous

access of the same memory location

High-speed clock to data access

– Commercial: 4.2/5/6ns (max.)

– Industrial: 5ns (max)

Pipelined output mode

Counter enable and reset features

Dual chip enables allow for depth expansion without

additional logic

Full synchronous operation on both ports

– 7.5ns cycle time, 133MHz operation (9.6 Gbps bandwidth)

– Fast 4.2ns clock to data out

– 1.8ns setup to clock and 0.7ns hold on all control, data, and

address inputs @ 133MHz

◆

– Data input, address, byte enable and control registers

– Self-timed write allows fast cycle time

Separate byte controls for multiplexed bus and bus

matching compatibility

LVTTL- compatible, single 3.3V (±150mV) power supply for

core

LVTTL- compatible, selectable 3.3V (±150mV)/2.5V (±125mV)

power supply for I/Os and control signals on each port

Industrial temperature range (-40°C to +85°C) is

available for selected speeds

Available in a 208-pin Plastic Quad Flatpack (PQFP),

208-ball fine-pitch Ball Grid Array, and 256-pin Ball

Grid Array

Green parts availble, see ordering instructions

Functional Block Diagram

R/W

B B

3 3

L R

2 1

R/W

Dout0-8_L

Dout9-17_L

Dout18-26_L

Dout27-35_L

Dout0-8_R

Dout9-17_R

Dout18-26_R

Dout27-35_R

16K x 36

MEMORY

ARRAY

I/O

- I/O

35L

Din_L

Din_R

I/O

- I/O

35R

CLK

13L

CNTRST

ADS

CNTEN

CLK

Counter/

Address

Reg.

13R

ADDR_L

ADDR_R

Counter/

Address

Reg.

CNTRST

ADS

CNTEN

4831 tbl 01

FEBRUARY 2006

DSC 4831/11

IDT70V3569S

High-Speed 16K x 36 Dual-Port Synchronous Pipelined Static RAM

Industrial and Commercial Temperature Ranges

Description:

The IDT70V3569 is a high-speed 16K x 36 bit synchronous Dual-Port

RAM. The memory array utilizes Dual-Port memory cells to allow

simultaneous access of any address from both ports. Registers on control,

data, and address inputs provide minimal setup and hold times. The timing

latitude provided by this approach allows systems to be designed with very

short cycle times. With an input data register, the IDT70V3569 has been

optimized for applications having unidirectional or bidirectional data flow

in bursts. An automatic power down feature, controlled by

and CE

permits the on-chip circuitry of each port to enter a very low standby power

mode.

The 70V3569 can support an operating voltage of either 3.3V or

2.5V on one or both ports, controllable by the OPT pins. The power

supply for the core of the device (V

) remains at 3.3V.

Pin Configuration

(1,2,3,4)

12/12/01

A10

A11

A12

A13

A14

A15

A16

A17

19L

18L

12L

B10

CLK

CNTEN

B11

B12

B13

B14

OPT

I/O

17L

B15

B16

B17

I/O

20R

I/O

18R

13L

C10

ADS

C11

C12

C13

C14

DDQR

I/O

16L

I/O

15R

C15

C16

C17

DDQL

I/O

19R

DDQR

10L

D10

R/W

D11

D12

D13

D14

I/O

16R

I/O

15L

D15

D16

D17

I/O

22L

I/O

21L

I/O

20L

11L

CNTRST

I/O

17R

DDQL

I/O

14L

I/O

14R

E14

E15

E16

E17

I/O

23L

I/O

22R

DDQR

I/O

21R

I/O

12L

I/O

13R

F14

F15

F16

I/O

13L

F17

DDQL

I/O

23R

I/O

24L

G14

I/O

12R

I/O

11L

DDQR

G15

G16

G17

I/O

26L

I/O

25L

I/O

24R

I/O

DDQL

I/O

10L

I/O

11R

I/O

26R

DDQR

I/O

25R

70V3569BF

BF-208

(5)

208-Pin fpBGA

Top View

(6)

H14

H15

H16

H17

J14

J15

J16

I/O

10R

J17

DDQL

K14

K15

DDQR

K16

K17

I/O

28R

I/O

27R

I/O

DDQL

I/O

L14

L15

L16

L17

I/O

29R

I/O

28L

DDQR

I/O

27L

I/O

M14

I/O

M15

M16

I/O

M17

DDQL

I/O

29L

I/O

30R

N14

I/O

N15

I/O

DDQR

N16

N17

I/O

31L

I/O

31R

I/O

30L

P10

P11

P12

P13

I/O

DDQL

I/O

P14

P15

P16

I/O

P17

I/O

32R

I/O

32L

DDQR

I/O

35R

12R

R10

CLK

CNTEN

R11

R12

R13

I/O

R14

I/O

R15

R16

I/O

R17

I/O

33L

I/O

34R

13R

T10

ADS

T11

T12

T13

T14

DDQL

I/O

DDQR

T15

T16

T17

I/O

33R

I/O

34L

DDQL

10R

U10

R/W

U12

U13

U14

I/O

U15

U16

I/O

U17

I/O

35L

11R

OPT

I/O

NOTES:

1. All V

pins must be connected to 3.3V power supply.

2. All V

DDQ

pins must be connected to appropriate power supply: 3.3V if OPT pin for that port is set to V

(3.3V), and 2.5V if OPT pin for that port is

set to V

(0V).

3. All V

pins must be connected to ground supply.

4. Package body is approximately 15mm x 15mm x 1.4mm, with 0.8mm ball pitch.

5. This package code is used to reference the package diagram.

6. This text does not indicate orientation of the actual part-marking.

4831 drw 02c

6.42

IDT70V3569S

High-Speed 16K x 36 Dual-Port Synchronous Pipelined Static RAM

Industrial and Commercial Temperature Ranges

Pin Configuration

(1,2,3,4)

(con't.)

70V3569BC

BC-256

(5)

256-Pin BGA

Top View

(6)

12/12/01

A10

A11

A12

A13

A14

A15

A16

11L

CNTEN

B10

B11

B12

B13

B14

B15

B16

I/O

18L

12L

R/W

CNTRST

C10

C11

C12

C13

C14

I/O

17L

C15

C16

I/O

18R

I/O

19L

13L

10L

CLK

ADS

D10

D11

D12

D13

OPT

I/O

17R

I/O

16L

D14

D15

D16

I/O

20R

I/O

19R

I/O

20L

DDQL

DDQR

DDQL

DDQR

E10

E11

E12

E13

I/O

15R

I/O

15L

I/O

16R

E14

E15

E16

I/O

21R

I/O

21L

I/O

22L

DDQL

F10

F11

DDQR

I/O

13L

I/O

14L

I/O

14R

F12

F13

F14

F15

F16

I/O

23L

I/O

22R

I/O

23R

DDQL

G10

G11

G12

DDQR

I/O

12R

I/O

13R

I/O

12L

G13

G14

G15

G16

I/O

24R

I/O

24L

I/O

25L

DDQR

H10

H11

H12

DDQL

I/O

10L

I/O

11L

I/O

11R

H13

H14

H15

H16

I/O

26L

I/O

25R

I/O

26R

DDQR

J10

J11

J12

DDQL

I/O

J13

J14

I/O

10R

J15

J16

I/O

27L

I/O

28R

I/O

27R

DDQL

K10

K11

K12

DDQR

I/O

K13

K14

K15

I/O

K16

I/O

29R

I/O

29L

I/O

28L

DDQL

L10

L11

L12

DDQR

I/O

L13

L14

I/O

L15

I/O

L16

I/O

30L

I/O

31R

I/O

30R

DDQR

M10

M11

M12

DDQL

I/O

M13

M14

I/O

M15

M16

I/O

32R

I/O

32L

I/O

31L

DDQR

N10

N11

N12

DDQL

I/O

N13

N14

I/O

N15

I/O

N16

I/O

33L

I/O

34R

I/O

33R

DDQR

DDQL

DDQR

DDQL

P10

P11

P12

P13

I/O

P14

I/O

P15

P16

I/O

35R

I/O

34L

13R

10R

CLK

ADS

R10

R11

R12

R13

I/O

R14

R15

I/O

R16

I/O

35L

12R

R/W

CNTRST

T10

T11

T12

T13

OPT

T14

T15

T16

11R

CNTEN

NOTES:

1. All V

pins must be connected to 3.3V power supply.

2. All V

DDQ

pins must be connected to appropriate power supply: 3.3V if OPT pin for that port is set to V

(3.3V), and 2.5V if OPT pin for that port is

set to V

(0V).

3. All V

pins must be connected to ground supply.

4. Package body is approximately 17mm x 17mm x 1.4mm, with 1.0mm ball-pitch.

5. This package code is used to reference the package diagram.

6. This text does not indicate orientation of the actual part-marking.

4831 drw 02d

6.42

IDT70V3569S

High-Speed 16K x 36 Dual-Port Synchronous Pipelined Static RAM

Industrial and Commercial Temperature Ranges

Pin Configuration

(1,2,3,4)

(con't.)

12/12/01

208

207

206

205

204

203

202

201

200

199

198

197

196

195

194

193

192

191

190

189

188

187

186

185

184

183

182

181

180

179

178

177

176

175

174

173

172

171

170

169

168

167

166

165

164

163

162

161

160

159

158

157

DDQR

I/O

18R

I/O

18L

13L

12L

11L

10L

CLK

R/W

ADS

CNTEN

CNTRST

OPT

I/O

17L

I/O

17R

DDQR

100

101

102

103

104

I/O

19L

I/O

19R

I/O

20L

I/O

20R

DDQL

I/O

21L

I/O

21R

I/O

22L

I/O

22R

DDQR

I/O

23L

I/O

23R

I/O

24L

I/O

24R

DDQL

I/O

25L

I/O

25R

I/O

26L

I/O

26R

DDQR

DDQL

I/O

27R

I/O

27L

I/O

28R

I/O

28L

DDQR

I/O

29R

I/O

29L

I/O

30R

I/O

30L

DDQL

I/O

31R

I/O

31L

I/O

32R

I/O

32L

DDQR

I/O

33R

I/O

33L

I/O

34R

I/O

34L

70V3569DR

DR-208

(5)

208-Pin PQFP

Top View

(6)

156

155

154

153

152

151

150

149

148

147

146

145

144

143

142

141

140

139

138

137

136

135

134

133

132

131

130

129

128

127

126

125

124

123

122

121

120

119

118

117

116

115

114

113

112

111

110

109

108

107

106

105

I/O

16L

I/O

16R

I/O

15L

I/O

15R

DDQL

I/O

14L

I/O

14R

I/O

13L

I/O

13R

DDQR

I/O

12L

I/O

12R

I/O

11L

I/O

11R

DDQL

I/O

10L

I/O

10R

I/O

DDQR

DDQL

I/O

DDQR

I/O

DDQL

I/O

DDQR

I/O

NOTES:

1. All V

pins must be connected to 3.3V power supply.

2. All V

DDQ

pins must be connected to appropriate power supply: 3.3V if OPT pin for that port is set to V

(3.3V), and 2.5V if OPT pin for that port is

set to V

(0V).

3. All V

pins must be connected to ground supply.

4. Package body is approximately 28mm x 28mm x 3.5mm.

5. This package code is used to reference the package diagram.

6. This text does not indicate orientation of the actual part-marking.

DDQL

I/O

35R

I/O

35L

13R

12R

11R

10R

CLK

R/W

ADS

CNTEN

CNTRST

OPT

I/O

DDQL

4831 drw 02a

6.42

IDT70V3569S

High-Speed 16K x 36 Dual-Port Synchronous Pipelined Static RAM

Industrial and Commercial Temperature Ranges

Pin Names

Left Port

R/W

- A

13L

I/O

- I/O

35L

CLK

ADS

CNTEN

CNTRST

DDQL

OPT

Right Port

R/W

- A

13R

I/O

- I/O

35R

CLK

ADS

CNTEN

CNTRST

DDQR

OPT

Chip Enables

Read/Write Enable

Output Enable

Address

Data Input/Output

Clock

Address Strobe Enable

Counter Enable

Counter Reset

Byte Enables (9-bit bytes)

Power (I/O Bus)

(3.3V or 2.5V)

(1)

Option for selection V

DDQX

(1,2)

Power

(3.3V)

(1)

Ground

(0V)

4831 tbl 01

Names

NOTES:

1. V

, OPT

, and V

DDQX

must be set to appropriate operating levels prior to

applying inputs on the I/Os and controls for that port.

2. OPT

selects the operating voltage levels for the I/Os and controls on that port.

If OPT

is set to VIH (3.3V), then that port's I/Os and controls will operate at 3.3V

levels and V

DDQX

must be supplied at 3.3V. If OPT

is set to VIL (0V), then that

port's I/Os and controls will operate at 2.5V levels and V

DDQX

must be supplied

at 2.5V. The OPT pins are independent of one another—both ports can operate

at 3.3V levels, both can operate at 2.5V levels, or either can operate at 3.3V

with the other at 2.5V.

Truth Table I—Read/Write and Enable Control

(1,2,3,4)

CLK

↑

R/W

Byte 3

I/O

27-35

High-Z

OUT

High-Z

OUT

High-Z

Byte 2

I/O

18-26

High-Z

OUT

High-Z

OUT

High-Z

Byte 1

I/O

9-17

High-Z

OUT

High-Z

OUT

High-Z

OUT

High-Z

Byte 0

I/O

0-8

High-Z

OUT

High-Z

OUT

High-Z

OUT

High-Z

MODE

Deselected–Power Down

All Bytes Deselected

Write to Byte 0 Only

Write to Byte 1 Only

Write to Byte 2 Only

Write to Byte 3 Only

Write to Lower 2 Bytes Only

Write to Upper 2 bytes Only

Write to All Bytes

Read Byte 0 Only

Read Byte 1 Only

Read Byte 2 Only

Read Byte 3 Only

Read Lower 2 Bytes Only

Read Upper 2 Bytes Only

Read All Bytes

Outputs Disabled

4831 tbl 02

NOTES:

1. "H" = V

IH,

"L" = V

IL,

"X" = Don't Care.

ADS, CNTEN, CNTRST

= X.

3. OE is an asynchronous input signal.

4. It is possible to read or write any combination of bytes during a given access. A few representative samples have been illustrated here.

6.42

参数对比

与IDT70V3569S4BCG相近的元器件有：IDT70V3569S5BFGI、IDT70V3569S5BCGI、IDT70V3569S5BFG、IDT70V3569S5BCG、IDT70V3569S4DRG、IDT70V3569S5DRGI、IDT70V3569S5DRG、IDT70V3569S6BCG、IDT70V3569S6DRG。描述及对比如下：

型号	IDT70V3569S4BCG	IDT70V3569S5BFGI	IDT70V3569S5BCGI	IDT70V3569S5BFG	IDT70V3569S5BCG	IDT70V3569S4DRG	IDT70V3569S5DRGI	IDT70V3569S5DRG	IDT70V3569S6BCG	IDT70V3569S6DRG
描述	Dual-Port SRAM, 16KX36, 4.2ns, CMOS, CBGA256, 17 X 17 MM X 1.4 MM, 1 MM PITCH, GREEN, BGA-256	Dual-Port SRAM, 16KX36, 5ns, CMOS, CBGA208, 15 X 15 MM X 1.4 MM, 0.80 MM PITCH, GREEN, FPBGA-208	Dual-Port SRAM, 16KX36, 5ns, CMOS, CBGA256, 17 X 17 MM X 1.4 MM, 1 MM PITCH, GREEN, BGA-256	Dual-Port SRAM, 16KX36, 5ns, CMOS, CBGA208, 15 X 15 MM X 1.4 MM, 0.80 MM PITCH, GREEN, FPBGA-208	Dual-Port SRAM, 16KX36, 5ns, CMOS, CBGA256, 17 X 17 MM X 1.4 MM, 1 MM PITCH, GREEN, BGA-256	Dual-Port SRAM, 16KX36, 4.2ns, CMOS, PQFP208, 28 MM X 28 MM X 3.5 MM, GREEN, PLASTIC, QFP-208	Dual-Port SRAM, 16KX36, 5ns, CMOS, PQFP208, 28 MM X 28 MM X 3.5 MM, GREEN, PLASTIC, QFP-208	Dual-Port SRAM, 16KX36, 5ns, CMOS, PQFP208, 28 MM X 28 MM X 3.5 MM, GREEN, PLASTIC, QFP-208	Dual-Port SRAM, 16KX36, 6ns, CMOS, CBGA256, 17 X 17 MM X 1.4 MM, 1 MM PITCH, GREEN, BGA-256	Dual-Port SRAM, 16KX36, 6ns, CMOS, PQFP208, 28 MM X 28 MM X 3.5 MM, GREEN, PLASTIC, QFP-208
是否无铅	不含铅	不含铅	不含铅	不含铅	不含铅	不含铅	不含铅	不含铅	不含铅	不含铅
是否Rohs认证	符合	符合	符合	符合	符合	符合	符合	符合	符合	符合
厂商名称	IDT (Integrated Device Technology)	IDT (Integrated Device Technology)	IDT (Integrated Device Technology)	IDT (Integrated Device Technology)	IDT (Integrated Device Technology)	IDT (Integrated Device Technology)	IDT (Integrated Device Technology)	IDT (Integrated Device Technology)	IDT (Integrated Device Technology)	IDT (Integrated Device Technology)
零件包装代码	BGA	BGA	BGA	BGA	BGA	QFP	QFP	QFP	BGA	QFP
包装说明	LBGA, BGA256,16X16,40	LFBGA, BGA208,17X17,32	LBGA, BGA256,16X16,40	LFBGA, BGA208,17X17,32	LBGA, BGA256,16X16,40	FQFP, QFP208,1.2SQ,20	FQFP, QFP208,1.2SQ,20	FQFP, QFP208,1.2SQ,20	LBGA, BGA256,16X16,40	FQFP, QFP208,1.2SQ,20
针数	256	208	256	208	256	208	208	208	256	208
Reach Compliance Code	compliant	compliant	compliant	compliant	compliant	compliant	compliant	compliant	compliant	compliant
ECCN代码	3A991.B.2.B	3A991.B.2.B	3A991.B.2.B	3A991.B.2.B	3A991.B.2.B	3A991.B.2.B	3A991.B.2.B	3A991.B.2.B	3A991.B.2.B	3A991.B.2.B
最长访问时间	4.2 ns	5 ns	5 ns	5 ns	5 ns	4.2 ns	5 ns	5 ns	6 ns	6 ns
其他特性	PIPELINED OUTPUT MODE, SELF TIMED WRITE CYCLE	PIPELINED OUTPUT MODE, SELF TIMED WRITE CYCLE	PIPELINED OUTPUT MODE, SELF TIMED WRITE CYCLE	PIPELINED OUTPUT MODE, SELF TIMED WRITE CYCLE	PIPELINED OUTPUT MODE, SELF TIMED WRITE CYCLE	PIPELINED OUTPUT MODE, SELF TIMED WRITE CYCLE	PIPELINED OUTPUT MODE, SELF TIMED WRITE CYCLE	PIPELINED OUTPUT MODE, SELF TIMED WRITE CYCLE	PIPELINED OUTPUT MODE, SELF TIMED WRITE CYCLE	PIPELINED OUTPUT MODE, SELF TIMED WRITE CYCLE
最大时钟频率 (fCLK)	133 MHz	100 MHz	100 MHz	100 MHz	100 MHz	133 MHz	100 MHz	100 MHz	83 MHz	83 MHz
I/O 类型	COMMON	COMMON	COMMON	COMMON	COMMON	COMMON	COMMON	COMMON	COMMON	COMMON
JESD-30 代码	S-CBGA-B256	S-CBGA-B208	S-CBGA-B256	S-CBGA-B208	S-CBGA-B256	S-PQFP-G208	S-PQFP-G208	S-PQFP-G208	S-CBGA-B256	S-PQFP-G208
JESD-609代码	e1	e1	e1	e1	e1	e3	e3	e3	e1	e3
长度	17 mm	15 mm	17 mm	15 mm	17 mm	28 mm	28 mm	28 mm	17 mm	28 mm
内存密度	589824 bit	589824 bit	589824 bit	589824 bit	589824 bit	589824 bit	589824 bit	589824 bit	589824 bit	589824 bit
内存集成电路类型	DUAL-PORT SRAM	DUAL-PORT SRAM	DUAL-PORT SRAM	DUAL-PORT SRAM	DUAL-PORT SRAM	DUAL-PORT SRAM	DUAL-PORT SRAM	DUAL-PORT SRAM	DUAL-PORT SRAM	DUAL-PORT SRAM
内存宽度	36	36	36	36	36	36	36	36	36	36
湿度敏感等级	3	3	3	3	3	3	3	3	3	3
功能数量	1	1	1	1	1	1	1	1	1	1
端口数量	2	2	2	2	2	2	2	2	2	2
端子数量	256	208	256	208	256	208	208	208	256	208
字数	16384 words	16384 words	16384 words	16384 words	16384 words	16384 words	16384 words	16384 words	16384 words	16384 words
字数代码	16000	16000	16000	16000	16000	16000	16000	16000	16000	16000
工作模式	SYNCHRONOUS	SYNCHRONOUS	SYNCHRONOUS	SYNCHRONOUS	SYNCHRONOUS	SYNCHRONOUS	SYNCHRONOUS	SYNCHRONOUS	SYNCHRONOUS	SYNCHRONOUS
最高工作温度	70 °C	85 °C	85 °C	70 °C	70 °C	70 °C	85 °C	70 °C	70 °C	70 °C
组织	16KX36	16KX36	16KX36	16KX36	16KX36	16KX36	16KX36	16KX36	16KX36	16KX36
输出特性	3-STATE	3-STATE	3-STATE	3-STATE	3-STATE	3-STATE	3-STATE	3-STATE	3-STATE	3-STATE
封装主体材料	CERAMIC, METAL-SEALED COFIRED	CERAMIC, METAL-SEALED COFIRED	CERAMIC, METAL-SEALED COFIRED	CERAMIC, METAL-SEALED COFIRED	CERAMIC, METAL-SEALED COFIRED	PLASTIC/EPOXY	PLASTIC/EPOXY	PLASTIC/EPOXY	CERAMIC, METAL-SEALED COFIRED	PLASTIC/EPOXY
封装代码	LBGA	LFBGA	LBGA	LFBGA	LBGA	FQFP	FQFP	FQFP	LBGA	FQFP
封装等效代码	BGA256,16X16,40	BGA208,17X17,32	BGA256,16X16,40	BGA208,17X17,32	BGA256,16X16,40	QFP208,1.2SQ,20	QFP208,1.2SQ,20	QFP208,1.2SQ,20	BGA256,16X16,40	QFP208,1.2SQ,20
封装形状	SQUARE	SQUARE	SQUARE	SQUARE	SQUARE	SQUARE	SQUARE	SQUARE	SQUARE	SQUARE
封装形式	GRID ARRAY, LOW PROFILE	GRID ARRAY, LOW PROFILE, FINE PITCH	GRID ARRAY, LOW PROFILE	GRID ARRAY, LOW PROFILE, FINE PITCH	GRID ARRAY, LOW PROFILE	FLATPACK, FINE PITCH	FLATPACK, FINE PITCH	FLATPACK, FINE PITCH	GRID ARRAY, LOW PROFILE	FLATPACK, FINE PITCH
并行/串行	PARALLEL	PARALLEL	PARALLEL	PARALLEL	PARALLEL	PARALLEL	PARALLEL	PARALLEL	PARALLEL	PARALLEL
峰值回流温度（摄氏度）	260	260	260	260	260	260	260	260	260	260
电源	2.5/3.3,3.3 V	2.5/3.3,3.3 V	2.5/3.3,3.3 V	2.5/3.3,3.3 V	2.5/3.3,3.3 V	2.5/3.3,3.3 V	2.5/3.3,3.3 V	2.5/3.3,3.3 V	2.5/3.3,3.3 V	2.5/3.3,3.3 V
认证状态	Not Qualified	Not Qualified	Not Qualified	Not Qualified	Not Qualified	Not Qualified	Not Qualified	Not Qualified	Not Qualified	Not Qualified
座面最大高度	1.7 mm	1.7 mm	1.7 mm	1.7 mm	1.7 mm	4.1 mm	4.1 mm	4.1 mm	1.7 mm	4.1 mm
最大待机电流	0.015 A	0.03 A	0.03 A	0.015 A	0.015 A	0.015 A	0.03 A	0.015 A	0.015 A	0.015 A
最小待机电流	3.15 V	3.15 V	3.15 V	3.15 V	3.15 V	3.15 V	3.15 V	3.15 V	3.15 V	3.15 V
最大压摆率	0.46 mA	0.415 mA	0.415 mA	0.36 mA	0.36 mA	0.46 mA	0.415 mA	0.36 mA	0.31 mA	0.31 mA
最大供电电压 (Vsup)	3.45 V	3.45 V	3.45 V	3.45 V	3.45 V	3.45 V	3.45 V	3.45 V	3.45 V	3.45 V
最小供电电压 (Vsup)	3.15 V	3.15 V	3.15 V	3.15 V	3.15 V	3.15 V	3.15 V	3.15 V	3.15 V	3.15 V
标称供电电压 (Vsup)	3.3 V	3.3 V	3.3 V	3.3 V	3.3 V	3.3 V	3.3 V	3.3 V	3.3 V	3.3 V
表面贴装	YES	YES	YES	YES	YES	YES	YES	YES	YES	YES
技术	CMOS	CMOS	CMOS	CMOS	CMOS	CMOS	CMOS	CMOS	CMOS	CMOS
温度等级	COMMERCIAL	INDUSTRIAL	INDUSTRIAL	COMMERCIAL	COMMERCIAL	COMMERCIAL	INDUSTRIAL	COMMERCIAL	COMMERCIAL	COMMERCIAL
端子面层	Tin/Silver/Copper (Sn/Ag/Cu)	Tin/Silver/Copper (Sn/Ag/Cu)	Tin/Silver/Copper (Sn/Ag/Cu)	Tin/Silver/Copper (Sn/Ag/Cu)	Tin/Silver/Copper (Sn/Ag/Cu)	MATTE TIN	MATTE TIN	MATTE TIN	Tin/Silver/Copper (Sn/Ag/Cu)	MATTE TIN
端子形式	BALL	BALL	BALL	BALL	BALL	GULL WING	GULL WING	GULL WING	BALL	GULL WING
端子节距	1 mm	0.8 mm	1 mm	0.8 mm	1 mm	0.5 mm	0.5 mm	0.5 mm	1 mm	0.5 mm
端子位置	BOTTOM	BOTTOM	BOTTOM	BOTTOM	BOTTOM	QUAD	QUAD	QUAD	BOTTOM	QUAD
处于峰值回流温度下的最长时间	30	30	30	30	30	30	30	30	30	30
宽度	17 mm	15 mm	17 mm	15 mm	17 mm	28 mm	28 mm	28 mm	17 mm	28 mm
Base Number Matches	1	1	1	1	1	1	-	-	-	-

设计了一个恒流电路，但在增加负载电阻时电流会变小: 输入电压是12V，如图所示希望获得恒定125mA电流，但是在RL电阻变为74欧姆的时候运放703...; 天天1 电源技术

紧急求助，扫描枪电感线圈，产生磁场工作原理: 紧急求助，扫描枪电感线圈，产生磁场工作原理紧急求助，扫描枪电感线圈，产生磁场工作原理它原理很简单...; 哎丹杰模拟电子

新手提问: AT91F_AIC_ConfigureIt ( pAic, AT91C_ID_PIOA, PIO_I...; jswx15 嵌入式系统

ds18b20的程序~~数老是乱七八糟的~~FE,BC之类的~紧急~~哪位大哥帮着看看: #include reg52.h #include intrins.h #define ucha...; liuhx11 51单片机

模拟芯片设计的四重境界(转载): 从复旦攻读微电子专业模拟芯片设计方向研究生开始到现在五年工作经验，已经整整八年了，其间聆听过很多国...; chen8710 FPGA/CPLD

关于wince下IIC驱动中的中断线程问题？: 请问各位高手：这段在IIC驱动中的中断线程的作用是什么啊？能否详细解释一下里面的重要代码？？谢...; 0400240116 WindowsCE

英特尔确认10nm制程将自2017年下半正式启动

英特尔(Intel)于上个月在其官网上的一项招聘公告中暗示，该公司10奈米制程晶片将自公告起约两年内开始量产。然该公司随即撤除相关内容，强调资讯有所错误，但同时也证实英特尔首款10奈米制程产品将于2017年下半正式问世。尽管英特尔在个人电脑(PC)处理器市场仍保有一定优势，然该公司必须持续推陈出新，研发更创新的新晶片产品，持续在效能、续航力及新功能方面进展。虽然目前全球PC市场...[详细]
中国集成电路崛起的根源

　　说中国集成电路设计业崛起可能稍微早了些，从产业链的角度来看，老杳认为中国集成电路设计业已经成为世界集成电路业不可忽视的一部分，也越来越引起即便是业界霸主Intel等的关注，中国集成电路设计公司超过500家，可能比全球知名集成电路设计公司总和还多得多，一方面说明中国集成电路设计业规模还很小，从另外一个角度也说明中国集成电路设计业正在走着一条独特的发展之路，有别于欧美，也有别于台湾的自主发展之路...[详细]
中国移动首次公开竞聘中高层超300人报考

新浪科技讯 5月4日消息，知情人士透露，中国移动(微博)已于日前举行了总部部门及省公司负责人公开竞聘，由中国移动新任董事长奚国华亲自主导，这是中国移动自成立以来的首次用公开考试的方式选拔中高层干部。 300多人参加竞聘此次公开竞聘与中国联通(微博)、中国电信(微博)之前举行的公开竞聘几乎一样，完全采用自由报名、公开选拔的方式。竞聘的岗位分两类，一类是总部部门及省公司正职，另一类是副职，报考...[详细]
手机摄像头模组多了一个选择！豪威科技推4800W像素传

豪威科技厂商在近日宣布推出自家首款0.8微米的4800万像素图像传感器OV48B，实现1/2''光学尺寸高分辨率。根据官网信息介绍，OV48B采用了豪威科技的PureCel®Plus晶片堆叠技术，可为主流智能手机提供一流的静态图像和视频捕捉，OV48B还提供多种数码裁剪变焦和CPHY接口等功能。值得一提的是，OV48B集成了4-cell彩色滤光片阵列和硬件re-mos...[详细]
百万辆自动驾驶出租车明年上路，马斯克又吹牛？

据CNBC报道，在“自动驾驶投资者日”活动中，特斯拉公司首席执行官埃隆·马斯克（Elon Musk）日前做了他最擅长的事情，即做出大胆而有远见的承诺，但似乎只有他最忠实的追随者才会相信这些承诺的价值。马斯克明确表示，特斯拉明年将有100万辆“自动驾驶出租车”上路，这意味着100万辆真正的自动驾驶汽车可以通过叫车网络进行商业运营，为车主带来“被动收入”。马斯克在发给所有员工的电子邮件中庆祝当天...[详细]
技术文章—ZM32深度解析-25层穿楼实测大揭密

摘要：设想下，假如一个ZigBee网络纵向能够覆盖一整栋楼层，横向能覆盖几公里，有多少曾经想做却做不了的事将成为可能？昨天的视频我们展示了25层楼的通信效果，今天为大家揭秘实测过程中我们都做了些什么！在前面的评测视频中我们对ZM32系列ZigBee模块做了穿楼层和多级路由测试，在测试前后我们做了哪些操作呢？一起来看看吧！想直接看测试结论以及学习现场实测经验建议的朋友，...[详细]
爱立信将为英国提供商用5G专用网络

据海外媒体报道，5月31日，英国电信和爱立信宣发布声明称，双方将签署价值数百万英镑的合作协议，爱立信将为英国市场提供商用5G专用网络。据了解，该协议是英国首个大型商业5G专用网络协议。与公共5G网络相比，私有5G网络的工作方式并没有太大不同，不过其连接仅限于特定空间中的设备，比如工厂、港口或园区这些专门场景使用。在这些专用空间中，5G网络的安全性和超低延迟优势将得到更充分地发挥。根据协议中...[详细]
数家机器人公司，倒在了具身智能元年

2023年的科技圈一片火热，生成式人工智能崛起，带动人形机器人瞬间成为了关注焦点，但在一片欣欣向荣的背面，一部分机器人企业却因经营不善关门大吉。机器人是个新兴硬科技产业，往往吸引了许多企业进入，导致市场竞争异常激烈，使机器人企业面临价格战、产品同质化等问题，降低了它们的利润空间，且新科技还会遭遇技术不成熟、资金压力大、缺乏市场需求等一系列问题，这些负面因素都有可能成为压死机器人企业的稻草。...[详细]
富士通微电子推出6款MB91590系列的系统控制器

富士通微电子（上海）有限公司日前宣布即将推出6款MB91590系列的系统控制器，可应用于汽车仪表板(使用彩色显示的组合仪表)和中控台(车内信息显示)。新产品将于2010年9月底上市。该车载系统LSI器件系列整合了FR81S这款高性能的CPU核心，FR81S是一款成就卓越的车载微控制器 (系统控制器)，并集合图形显示控制器和视频捕捉功能及通信功能为一体。富士通半导体还同时宣布未来针...[详细]
4.3英寸WP旗舰诺基亚Ace明年3月发布

在诺基亚首批Windows Phone智能手机推出之前，我们曾报道了同样采用Windows Phone操作系统诺基亚Ace的消息，而近来这个型号逐渐淡出了我们的视野。如今，来自国外媒体的最新消息显示，诺基亚Ace将于明年3月发布。　　根据之前曝光的信息，诺基亚Ace将采用4.3英寸AMOLED屏幕，搭载1.4GHz处理器，运行Windows Phone操作系统，并拥有800万像素的高...[详细]
是德科技 5G一致性测试解决方案受到必维集团青睐

是德科技日前宣布，该公司旗下的 5G 一致性测试解决方案已被必维集团选中。此举将助力必维集团在全球范围实施 5G 新空口（NR）设备认证。是德科技是一家领先的技术公司，致力于帮助企业、服务提供商和政府客户加速创新，创造一个安全互联的世界。必维集团消费品服务事业部选择了 Keysight 5G 网络仿真解决方案，用以执行 3GPP 5G NR 标准所规定的 5G 射频（RF）一致性测试。通过...[详细]
全球首个韩国推L3级自动驾驶安全标准

自动驾驶近几年被炒得很热，但商业化却面临诸多困境，技术成熟度、基础设施建设、伦理道德、法律法规等条件缺一不可。就拿法律法规来说，目前全球各国尚未形成非常健全的法律法规。没有完善的法规，自动驾驶商业化几无可能。一部完善的自动驾驶法规落地，不仅对该国自动驾驶有着深远影响，对全球、全行业来说都是一次突破。近日，据韩国媒体韩联社报道，韩国国土交通部已正式发布L3级自动驾驶安全标准。新标准预...[详细]
Maxim发布调节器为超级电容备份电池提供最小尺寸和最高精度

Maxim Integrated发布 Continua调节器，为超级电容备份电池提供业界最小尺寸和最高精度 MAX38889的效率比竞争方案高9个百分点，而尺寸仅为三分之一，助力工业、资产追踪、汽车和医疗健康应用革新中国，北京—2021年6月9日——Maxim Integrated Products, Inc. 宣布推出Continua™ MAX38889 2.5V至5.5V、3A可逆...[详细]
关于摩擦色牢度测试仪的详细说明

摩擦色牢度测试仪简介 AATCC摩擦色牢度测试仪是美国纺织化学家协会和印染工作者的官方测试仪器。摩擦色牢度仪测试在干、湿摩擦状态下织物颜色从材料表面转移到其它材料上的能力。除了进行颜色转移测试，该仪器可以进行磨损、干/湿摩擦、挠曲性、粉化、干洗、研磨和其他试验。试样采用标准压力和运动方式保证试样条件可控且可重复。电动和手动，旋转摩擦色牢度仪器共有三种型号：传统的手动摩擦色牢度仪CSI238...[详细]
一种应用于感应加热的并联谐振逆变电源设计方案

在现代工业的金属熔炼、弯管，热锻，焊接和表面热处理等行业中，感应加热技术被广泛应用。感应加热是根据电磁感应原理，利用工件中涡流产生的热量对工件进行加热的，具有加热效率高，速度快，可控性好，易于实现高温和局部加热，易于实现机械化和自动化等优点。随着电力电子学及功率半导体器件的发展，感应加热电源基本拓扑结构经过不断的完善，一般由整流器、滤波器、逆变器及一些控制和保护电路组成。逆变器在感应加热...[详细]