IDT70V3569S5BFG,IDT70V3569S5BFG pdf中文资料,IDT70V3569S5BFG引脚图,IDT70V3569S5BFG电路-Datasheet-电子工程世界

文档预览

HIGH-SPEED 3.3V 16K x 36

SYNCHRONOUS PIPELINED

DUAL-PORT STATIC RAM

WITH 3.3V OR 2.5V INTERFACE

Features:

◆

IDT70V3569S

◆

True Dual-Port memory cells which allow simultaneous

access of the same memory location

High-speed clock to data access

– Commercial: 4.2/5/6ns (max.)

– Industrial: 5ns (max)

Pipelined output mode

Counter enable and reset features

Dual chip enables allow for depth expansion without

additional logic

Full synchronous operation on both ports

– 7.5ns cycle time, 133MHz operation (9.6 Gbps bandwidth)

– Fast 4.2ns clock to data out

– 1.8ns setup to clock and 0.7ns hold on all control, data, and

address inputs @ 133MHz

◆

– Data input, address, byte enable and control registers

– Self-timed write allows fast cycle time

Separate byte controls for multiplexed bus and bus

matching compatibility

LVTTL- compatible, single 3.3V (±150mV) power supply for

core

LVTTL- compatible, selectable 3.3V (±150mV)/2.5V (±125mV)

power supply for I/Os and control signals on each port

Industrial temperature range (-40°C to +85°C) is

available for selected speeds

Available in a 208-pin Plastic Quad Flatpack (PQFP),

208-ball fine-pitch Ball Grid Array, and 256-pin Ball

Grid Array

Green parts availble, see ordering instructions

Functional Block Diagram

R/W

B B

3 3

L R

2 1

R/W

Dout0-8_L

Dout9-17_L

Dout18-26_L

Dout27-35_L

Dout0-8_R

Dout9-17_R

Dout18-26_R

Dout27-35_R

16K x 36

MEMORY

ARRAY

I/O

- I/O

35L

Din_L

Din_R

I/O

- I/O

35R

CLK

13L

CNTRST

ADS

CNTEN

CLK

Counter/

Address

Reg.

13R

ADDR_L

ADDR_R

Counter/

Address

Reg.

CNTRST

ADS

CNTEN

4831 tbl 01

FEBRUARY 2006

DSC 4831/11

IDT70V3569S

High-Speed 16K x 36 Dual-Port Synchronous Pipelined Static RAM

Industrial and Commercial Temperature Ranges

Description:

The IDT70V3569 is a high-speed 16K x 36 bit synchronous Dual-Port

RAM. The memory array utilizes Dual-Port memory cells to allow

simultaneous access of any address from both ports. Registers on control,

data, and address inputs provide minimal setup and hold times. The timing

latitude provided by this approach allows systems to be designed with very

short cycle times. With an input data register, the IDT70V3569 has been

optimized for applications having unidirectional or bidirectional data flow

in bursts. An automatic power down feature, controlled by

and CE

permits the on-chip circuitry of each port to enter a very low standby power

mode.

The 70V3569 can support an operating voltage of either 3.3V or

2.5V on one or both ports, controllable by the OPT pins. The power

supply for the core of the device (V

) remains at 3.3V.

Pin Configuration

(1,2,3,4)

12/12/01

A10

A11

A12

A13

A14

A15

A16

A17

19L

18L

12L

B10

CLK

CNTEN

B11

B12

B13

B14

OPT

I/O

17L

B15

B16

B17

I/O

20R

I/O

18R

13L

C10

ADS

C11

C12

C13

C14

DDQR

I/O

16L

I/O

15R

C15

C16

C17

DDQL

I/O

19R

DDQR

10L

D10

R/W

D11

D12

D13

D14

I/O

16R

I/O

15L

D15

D16

D17

I/O

22L

I/O

21L

I/O

20L

11L

CNTRST

I/O

17R

DDQL

I/O

14L

I/O

14R

E14

E15

E16

E17

I/O

23L

I/O

22R

DDQR

I/O

21R

I/O

12L

I/O

13R

F14

F15

F16

I/O

13L

F17

DDQL

I/O

23R

I/O

24L

G14

I/O

12R

I/O

11L

DDQR

G15

G16

G17

I/O

26L

I/O

25L

I/O

24R

I/O

DDQL

I/O

10L

I/O

11R

I/O

26R

DDQR

I/O

25R

70V3569BF

BF-208

(5)

208-Pin fpBGA

Top View

(6)

H14

H15

H16

H17

J14

J15

J16

I/O

10R

J17

DDQL

K14

K15

DDQR

K16

K17

I/O

28R

I/O

27R

I/O

DDQL

I/O

L14

L15

L16

L17

I/O

29R

I/O

28L

DDQR

I/O

27L

I/O

M14

I/O

M15

M16

I/O

M17

DDQL

I/O

29L

I/O

30R

N14

I/O

N15

I/O

DDQR

N16

N17

I/O

31L

I/O

31R

I/O

30L

P10

P11

P12

P13

I/O

DDQL

I/O

P14

P15

P16

I/O

P17

I/O

32R

I/O

32L

DDQR

I/O

35R

12R

R10

CLK

CNTEN

R11

R12

R13

I/O

R14

I/O

R15

R16

I/O

R17

I/O

33L

I/O

34R

13R

T10

ADS

T11

T12

T13

T14

DDQL

I/O

DDQR

T15

T16

T17

I/O

33R

I/O

34L

DDQL

10R

U10

R/W

U12

U13

U14

I/O

U15

U16

I/O

U17

I/O

35L

11R

OPT

I/O

NOTES:

1. All V

pins must be connected to 3.3V power supply.

2. All V

DDQ

pins must be connected to appropriate power supply: 3.3V if OPT pin for that port is set to V

(3.3V), and 2.5V if OPT pin for that port is

set to V

(0V).

3. All V

pins must be connected to ground supply.

4. Package body is approximately 15mm x 15mm x 1.4mm, with 0.8mm ball pitch.

5. This package code is used to reference the package diagram.

6. This text does not indicate orientation of the actual part-marking.

4831 drw 02c

6.42

IDT70V3569S

High-Speed 16K x 36 Dual-Port Synchronous Pipelined Static RAM

Industrial and Commercial Temperature Ranges

Pin Configuration

(1,2,3,4)

(con't.)

70V3569BC

BC-256

(5)

256-Pin BGA

Top View

(6)

12/12/01

A10

A11

A12

A13

A14

A15

A16

11L

CNTEN

B10

B11

B12

B13

B14

B15

B16

I/O

18L

12L

R/W

CNTRST

C10

C11

C12

C13

C14

I/O

17L

C15

C16

I/O

18R

I/O

19L

13L

10L

CLK

ADS

D10

D11

D12

D13

OPT

I/O

17R

I/O

16L

D14

D15

D16

I/O

20R

I/O

19R

I/O

20L

DDQL

DDQR

DDQL

DDQR

E10

E11

E12

E13

I/O

15R

I/O

15L

I/O

16R

E14

E15

E16

I/O

21R

I/O

21L

I/O

22L

DDQL

F10

F11

DDQR

I/O

13L

I/O

14L

I/O

14R

F12

F13

F14

F15

F16

I/O

23L

I/O

22R

I/O

23R

DDQL

G10

G11

G12

DDQR

I/O

12R

I/O

13R

I/O

12L

G13

G14

G15

G16

I/O

24R

I/O

24L

I/O

25L

DDQR

H10

H11

H12

DDQL

I/O

10L

I/O

11L

I/O

11R

H13

H14

H15

H16

I/O

26L

I/O

25R

I/O

26R

DDQR

J10

J11

J12

DDQL

I/O

J13

J14

I/O

10R

J15

J16

I/O

27L

I/O

28R

I/O

27R

DDQL

K10

K11

K12

DDQR

I/O

K13

K14

K15

I/O

K16

I/O

29R

I/O

29L

I/O

28L

DDQL

L10

L11

L12

DDQR

I/O

L13

L14

I/O

L15

I/O

L16

I/O

30L

I/O

31R

I/O

30R

DDQR

M10

M11

M12

DDQL

I/O

M13

M14

I/O

M15

M16

I/O

32R

I/O

32L

I/O

31L

DDQR

N10

N11

N12

DDQL

I/O

N13

N14

I/O

N15

I/O

N16

I/O

33L

I/O

34R

I/O

33R

DDQR

DDQL

DDQR

DDQL

P10

P11

P12

P13

I/O

P14

I/O

P15

P16

I/O

35R

I/O

34L

13R

10R

CLK

ADS

R10

R11

R12

R13

I/O

R14

R15

I/O

R16

I/O

35L

12R

R/W

CNTRST

T10

T11

T12

T13

OPT

T14

T15

T16

11R

CNTEN

NOTES:

1. All V

pins must be connected to 3.3V power supply.

2. All V

DDQ

pins must be connected to appropriate power supply: 3.3V if OPT pin for that port is set to V

(3.3V), and 2.5V if OPT pin for that port is

set to V

(0V).

3. All V

pins must be connected to ground supply.

4. Package body is approximately 17mm x 17mm x 1.4mm, with 1.0mm ball-pitch.

5. This package code is used to reference the package diagram.

6. This text does not indicate orientation of the actual part-marking.

4831 drw 02d

6.42

IDT70V3569S

High-Speed 16K x 36 Dual-Port Synchronous Pipelined Static RAM

Industrial and Commercial Temperature Ranges

Pin Configuration

(1,2,3,4)

(con't.)

12/12/01

208

207

206

205

204

203

202

201

200

199

198

197

196

195

194

193

192

191

190

189

188

187

186

185

184

183

182

181

180

179

178

177

176

175

174

173

172

171

170

169

168

167

166

165

164

163

162

161

160

159

158

157

DDQR

I/O

18R

I/O

18L

13L

12L

11L

10L

CLK

R/W

ADS

CNTEN

CNTRST

OPT

I/O

17L

I/O

17R

DDQR

100

101

102

103

104

I/O

19L

I/O

19R

I/O

20L

I/O

20R

DDQL

I/O

21L

I/O

21R

I/O

22L

I/O

22R

DDQR

I/O

23L

I/O

23R

I/O

24L

I/O

24R

DDQL

I/O

25L

I/O

25R

I/O

26L

I/O

26R

DDQR

DDQL

I/O

27R

I/O

27L

I/O

28R

I/O

28L

DDQR

I/O

29R

I/O

29L

I/O

30R

I/O

30L

DDQL

I/O

31R

I/O

31L

I/O

32R

I/O

32L

DDQR

I/O

33R

I/O

33L

I/O

34R

I/O

34L

70V3569DR

DR-208

(5)

208-Pin PQFP

Top View

(6)

156

155

154

153

152

151

150

149

148

147

146

145

144

143

142

141

140

139

138

137

136

135

134

133

132

131

130

129

128

127

126

125

124

123

122

121

120

119

118

117

116

115

114

113

112

111

110

109

108

107

106

105

I/O

16L

I/O

16R

I/O

15L

I/O

15R

DDQL

I/O

14L

I/O

14R

I/O

13L

I/O

13R

DDQR

I/O

12L

I/O

12R

I/O

11L

I/O

11R

DDQL

I/O

10L

I/O

10R

I/O

DDQR

DDQL

I/O

DDQR

I/O

DDQL

I/O

DDQR

I/O

NOTES:

1. All V

pins must be connected to 3.3V power supply.

2. All V

DDQ

pins must be connected to appropriate power supply: 3.3V if OPT pin for that port is set to V

(3.3V), and 2.5V if OPT pin for that port is

set to V

(0V).

3. All V

pins must be connected to ground supply.

4. Package body is approximately 28mm x 28mm x 3.5mm.

5. This package code is used to reference the package diagram.

6. This text does not indicate orientation of the actual part-marking.

DDQL

I/O

35R

I/O

35L

13R

12R

11R

10R

CLK

R/W

ADS

CNTEN

CNTRST

OPT

I/O

DDQL

4831 drw 02a

6.42

IDT70V3569S

High-Speed 16K x 36 Dual-Port Synchronous Pipelined Static RAM

Industrial and Commercial Temperature Ranges

Pin Names

Left Port

R/W

- A

13L

I/O

- I/O

35L

CLK

ADS

CNTEN

CNTRST

DDQL

OPT

Right Port

R/W

- A

13R

I/O

- I/O

35R

CLK

ADS

CNTEN

CNTRST

DDQR

OPT

Chip Enables

Read/Write Enable

Output Enable

Address

Data Input/Output

Clock

Address Strobe Enable

Counter Enable

Counter Reset

Byte Enables (9-bit bytes)

Power (I/O Bus)

(3.3V or 2.5V)

(1)

Option for selection V

DDQX

(1,2)

Power

(3.3V)

(1)

Ground

(0V)

4831 tbl 01

Names

NOTES:

1. V

, OPT

, and V

DDQX

must be set to appropriate operating levels prior to

applying inputs on the I/Os and controls for that port.

2. OPT

selects the operating voltage levels for the I/Os and controls on that port.

If OPT

is set to VIH (3.3V), then that port's I/Os and controls will operate at 3.3V

levels and V

DDQX

must be supplied at 3.3V. If OPT

is set to VIL (0V), then that

port's I/Os and controls will operate at 2.5V levels and V

DDQX

must be supplied

at 2.5V. The OPT pins are independent of one another—both ports can operate

at 3.3V levels, both can operate at 2.5V levels, or either can operate at 3.3V

with the other at 2.5V.

Truth Table I—Read/Write and Enable Control

(1,2,3,4)

CLK

↑

R/W

Byte 3

I/O

27-35

High-Z

OUT

High-Z

OUT

High-Z

Byte 2

I/O

18-26

High-Z

OUT

High-Z

OUT

High-Z

Byte 1

I/O

9-17

High-Z

OUT

High-Z

OUT

High-Z

OUT

High-Z

Byte 0

I/O

0-8

High-Z

OUT

High-Z

OUT

High-Z

OUT

High-Z

MODE

Deselected–Power Down

All Bytes Deselected

Write to Byte 0 Only

Write to Byte 1 Only

Write to Byte 2 Only

Write to Byte 3 Only

Write to Lower 2 Bytes Only

Write to Upper 2 bytes Only

Write to All Bytes

Read Byte 0 Only

Read Byte 1 Only

Read Byte 2 Only

Read Byte 3 Only

Read Lower 2 Bytes Only

Read Upper 2 Bytes Only

Read All Bytes

Outputs Disabled

4831 tbl 02

NOTES:

1. "H" = V

IH,

"L" = V

IL,

"X" = Don't Care.

ADS, CNTEN, CNTRST

= X.

3. OE is an asynchronous input signal.

4. It is possible to read or write any combination of bytes during a given access. A few representative samples have been illustrated here.

6.42

参数对比

与IDT70V3569S5BFG相近的元器件有：IDT70V3569S5BFGI、IDT70V3569S4BCG、IDT70V3569S5BCGI、IDT70V3569S5BCG、IDT70V3569S4DRG、IDT70V3569S5DRGI、IDT70V3569S5DRG、IDT70V3569S6BCG、IDT70V3569S6DRG。描述及对比如下：

型号	IDT70V3569S5BFG	IDT70V3569S5BFGI	IDT70V3569S4BCG	IDT70V3569S5BCGI	IDT70V3569S5BCG	IDT70V3569S4DRG	IDT70V3569S5DRGI	IDT70V3569S5DRG	IDT70V3569S6BCG	IDT70V3569S6DRG
描述	Dual-Port SRAM, 16KX36, 5ns, CMOS, CBGA208, 15 X 15 MM X 1.4 MM, 0.80 MM PITCH, GREEN, FPBGA-208	Dual-Port SRAM, 16KX36, 5ns, CMOS, CBGA208, 15 X 15 MM X 1.4 MM, 0.80 MM PITCH, GREEN, FPBGA-208	Dual-Port SRAM, 16KX36, 4.2ns, CMOS, CBGA256, 17 X 17 MM X 1.4 MM, 1 MM PITCH, GREEN, BGA-256	Dual-Port SRAM, 16KX36, 5ns, CMOS, CBGA256, 17 X 17 MM X 1.4 MM, 1 MM PITCH, GREEN, BGA-256	Dual-Port SRAM, 16KX36, 5ns, CMOS, CBGA256, 17 X 17 MM X 1.4 MM, 1 MM PITCH, GREEN, BGA-256	Dual-Port SRAM, 16KX36, 4.2ns, CMOS, PQFP208, 28 MM X 28 MM X 3.5 MM, GREEN, PLASTIC, QFP-208	Dual-Port SRAM, 16KX36, 5ns, CMOS, PQFP208, 28 MM X 28 MM X 3.5 MM, GREEN, PLASTIC, QFP-208	Dual-Port SRAM, 16KX36, 5ns, CMOS, PQFP208, 28 MM X 28 MM X 3.5 MM, GREEN, PLASTIC, QFP-208	Dual-Port SRAM, 16KX36, 6ns, CMOS, CBGA256, 17 X 17 MM X 1.4 MM, 1 MM PITCH, GREEN, BGA-256	Dual-Port SRAM, 16KX36, 6ns, CMOS, PQFP208, 28 MM X 28 MM X 3.5 MM, GREEN, PLASTIC, QFP-208
是否无铅	不含铅	不含铅	不含铅	不含铅	不含铅	不含铅	不含铅	不含铅	不含铅	不含铅
是否Rohs认证	符合	符合	符合	符合	符合	符合	符合	符合	符合	符合
厂商名称	IDT (Integrated Device Technology)	IDT (Integrated Device Technology)	IDT (Integrated Device Technology)	IDT (Integrated Device Technology)	IDT (Integrated Device Technology)	IDT (Integrated Device Technology)	IDT (Integrated Device Technology)	IDT (Integrated Device Technology)	IDT (Integrated Device Technology)	IDT (Integrated Device Technology)
零件包装代码	BGA	BGA	BGA	BGA	BGA	QFP	QFP	QFP	BGA	QFP
包装说明	LFBGA, BGA208,17X17,32	LFBGA, BGA208,17X17,32	LBGA, BGA256,16X16,40	LBGA, BGA256,16X16,40	LBGA, BGA256,16X16,40	FQFP, QFP208,1.2SQ,20	FQFP, QFP208,1.2SQ,20	FQFP, QFP208,1.2SQ,20	LBGA, BGA256,16X16,40	FQFP, QFP208,1.2SQ,20
针数	208	208	256	256	256	208	208	208	256	208
Reach Compliance Code	compliant	compliant	compliant	compliant	compliant	compliant	compliant	compliant	compliant	compliant
ECCN代码	3A991.B.2.B	3A991.B.2.B	3A991.B.2.B	3A991.B.2.B	3A991.B.2.B	3A991.B.2.B	3A991.B.2.B	3A991.B.2.B	3A991.B.2.B	3A991.B.2.B
最长访问时间	5 ns	5 ns	4.2 ns	5 ns	5 ns	4.2 ns	5 ns	5 ns	6 ns	6 ns
其他特性	PIPELINED OUTPUT MODE, SELF TIMED WRITE CYCLE	PIPELINED OUTPUT MODE, SELF TIMED WRITE CYCLE	PIPELINED OUTPUT MODE, SELF TIMED WRITE CYCLE	PIPELINED OUTPUT MODE, SELF TIMED WRITE CYCLE	PIPELINED OUTPUT MODE, SELF TIMED WRITE CYCLE	PIPELINED OUTPUT MODE, SELF TIMED WRITE CYCLE	PIPELINED OUTPUT MODE, SELF TIMED WRITE CYCLE	PIPELINED OUTPUT MODE, SELF TIMED WRITE CYCLE	PIPELINED OUTPUT MODE, SELF TIMED WRITE CYCLE	PIPELINED OUTPUT MODE, SELF TIMED WRITE CYCLE
最大时钟频率 (fCLK)	100 MHz	100 MHz	133 MHz	100 MHz	100 MHz	133 MHz	100 MHz	100 MHz	83 MHz	83 MHz
I/O 类型	COMMON	COMMON	COMMON	COMMON	COMMON	COMMON	COMMON	COMMON	COMMON	COMMON
JESD-30 代码	S-CBGA-B208	S-CBGA-B208	S-CBGA-B256	S-CBGA-B256	S-CBGA-B256	S-PQFP-G208	S-PQFP-G208	S-PQFP-G208	S-CBGA-B256	S-PQFP-G208
JESD-609代码	e1	e1	e1	e1	e1	e3	e3	e3	e1	e3
长度	15 mm	15 mm	17 mm	17 mm	17 mm	28 mm	28 mm	28 mm	17 mm	28 mm
内存密度	589824 bit	589824 bit	589824 bit	589824 bit	589824 bit	589824 bit	589824 bit	589824 bit	589824 bit	589824 bit
内存集成电路类型	DUAL-PORT SRAM	DUAL-PORT SRAM	DUAL-PORT SRAM	DUAL-PORT SRAM	DUAL-PORT SRAM	DUAL-PORT SRAM	DUAL-PORT SRAM	DUAL-PORT SRAM	DUAL-PORT SRAM	DUAL-PORT SRAM
内存宽度	36	36	36	36	36	36	36	36	36	36
湿度敏感等级	3	3	3	3	3	3	3	3	3	3
功能数量	1	1	1	1	1	1	1	1	1	1
端口数量	2	2	2	2	2	2	2	2	2	2
端子数量	208	208	256	256	256	208	208	208	256	208
字数	16384 words	16384 words	16384 words	16384 words	16384 words	16384 words	16384 words	16384 words	16384 words	16384 words
字数代码	16000	16000	16000	16000	16000	16000	16000	16000	16000	16000
工作模式	SYNCHRONOUS	SYNCHRONOUS	SYNCHRONOUS	SYNCHRONOUS	SYNCHRONOUS	SYNCHRONOUS	SYNCHRONOUS	SYNCHRONOUS	SYNCHRONOUS	SYNCHRONOUS
最高工作温度	70 °C	85 °C	70 °C	85 °C	70 °C	70 °C	85 °C	70 °C	70 °C	70 °C
组织	16KX36	16KX36	16KX36	16KX36	16KX36	16KX36	16KX36	16KX36	16KX36	16KX36
输出特性	3-STATE	3-STATE	3-STATE	3-STATE	3-STATE	3-STATE	3-STATE	3-STATE	3-STATE	3-STATE
封装主体材料	CERAMIC, METAL-SEALED COFIRED	CERAMIC, METAL-SEALED COFIRED	CERAMIC, METAL-SEALED COFIRED	CERAMIC, METAL-SEALED COFIRED	CERAMIC, METAL-SEALED COFIRED	PLASTIC/EPOXY	PLASTIC/EPOXY	PLASTIC/EPOXY	CERAMIC, METAL-SEALED COFIRED	PLASTIC/EPOXY
封装代码	LFBGA	LFBGA	LBGA	LBGA	LBGA	FQFP	FQFP	FQFP	LBGA	FQFP
封装等效代码	BGA208,17X17,32	BGA208,17X17,32	BGA256,16X16,40	BGA256,16X16,40	BGA256,16X16,40	QFP208,1.2SQ,20	QFP208,1.2SQ,20	QFP208,1.2SQ,20	BGA256,16X16,40	QFP208,1.2SQ,20
封装形状	SQUARE	SQUARE	SQUARE	SQUARE	SQUARE	SQUARE	SQUARE	SQUARE	SQUARE	SQUARE
封装形式	GRID ARRAY, LOW PROFILE, FINE PITCH	GRID ARRAY, LOW PROFILE, FINE PITCH	GRID ARRAY, LOW PROFILE	GRID ARRAY, LOW PROFILE	GRID ARRAY, LOW PROFILE	FLATPACK, FINE PITCH	FLATPACK, FINE PITCH	FLATPACK, FINE PITCH	GRID ARRAY, LOW PROFILE	FLATPACK, FINE PITCH
并行/串行	PARALLEL	PARALLEL	PARALLEL	PARALLEL	PARALLEL	PARALLEL	PARALLEL	PARALLEL	PARALLEL	PARALLEL
峰值回流温度（摄氏度）	260	260	260	260	260	260	260	260	260	260
电源	2.5/3.3,3.3 V	2.5/3.3,3.3 V	2.5/3.3,3.3 V	2.5/3.3,3.3 V	2.5/3.3,3.3 V	2.5/3.3,3.3 V	2.5/3.3,3.3 V	2.5/3.3,3.3 V	2.5/3.3,3.3 V	2.5/3.3,3.3 V
认证状态	Not Qualified	Not Qualified	Not Qualified	Not Qualified	Not Qualified	Not Qualified	Not Qualified	Not Qualified	Not Qualified	Not Qualified
座面最大高度	1.7 mm	1.7 mm	1.7 mm	1.7 mm	1.7 mm	4.1 mm	4.1 mm	4.1 mm	1.7 mm	4.1 mm
最大待机电流	0.015 A	0.03 A	0.015 A	0.03 A	0.015 A	0.015 A	0.03 A	0.015 A	0.015 A	0.015 A
最小待机电流	3.15 V	3.15 V	3.15 V	3.15 V	3.15 V	3.15 V	3.15 V	3.15 V	3.15 V	3.15 V
最大压摆率	0.36 mA	0.415 mA	0.46 mA	0.415 mA	0.36 mA	0.46 mA	0.415 mA	0.36 mA	0.31 mA	0.31 mA
最大供电电压 (Vsup)	3.45 V	3.45 V	3.45 V	3.45 V	3.45 V	3.45 V	3.45 V	3.45 V	3.45 V	3.45 V
最小供电电压 (Vsup)	3.15 V	3.15 V	3.15 V	3.15 V	3.15 V	3.15 V	3.15 V	3.15 V	3.15 V	3.15 V
标称供电电压 (Vsup)	3.3 V	3.3 V	3.3 V	3.3 V	3.3 V	3.3 V	3.3 V	3.3 V	3.3 V	3.3 V
表面贴装	YES	YES	YES	YES	YES	YES	YES	YES	YES	YES
技术	CMOS	CMOS	CMOS	CMOS	CMOS	CMOS	CMOS	CMOS	CMOS	CMOS
温度等级	COMMERCIAL	INDUSTRIAL	COMMERCIAL	INDUSTRIAL	COMMERCIAL	COMMERCIAL	INDUSTRIAL	COMMERCIAL	COMMERCIAL	COMMERCIAL
端子面层	Tin/Silver/Copper (Sn/Ag/Cu)	Tin/Silver/Copper (Sn/Ag/Cu)	Tin/Silver/Copper (Sn/Ag/Cu)	Tin/Silver/Copper (Sn/Ag/Cu)	Tin/Silver/Copper (Sn/Ag/Cu)	MATTE TIN	MATTE TIN	MATTE TIN	Tin/Silver/Copper (Sn/Ag/Cu)	MATTE TIN
端子形式	BALL	BALL	BALL	BALL	BALL	GULL WING	GULL WING	GULL WING	BALL	GULL WING
端子节距	0.8 mm	0.8 mm	1 mm	1 mm	1 mm	0.5 mm	0.5 mm	0.5 mm	1 mm	0.5 mm
端子位置	BOTTOM	BOTTOM	BOTTOM	BOTTOM	BOTTOM	QUAD	QUAD	QUAD	BOTTOM	QUAD
处于峰值回流温度下的最长时间	30	30	30	30	30	30	30	30	30	30
宽度	15 mm	15 mm	17 mm	17 mm	17 mm	28 mm	28 mm	28 mm	17 mm	28 mm
Base Number Matches	1	1	1	1	1	1	-	-	-	-

(wince)长按屏幕，出现圆圈不完整: 长按屏幕后出现圆圈，但是显示不完整，怎么修改代码 case WM_LBUTT...; a8190182 WindowsCE

EEWORLD大学堂----From 0 to 1: Raspberry Pi and the Internet of Things: ...; 桂花蒸单片机

Qorvo在线设计大会-天线演进如何支持5G移动设备: 5G的出现促使天线解决方案不断发展，以帮助简化移动设备中的RF复杂性。天线调谐对于解决空间受限的...; 石榴姐 RF/无线

LCD彩色显示屏VT_TFT8060说明书: 免费下载资料 LCD彩色显示屏VT_TFT8060说明书嘿嘿忙忙草的帖子先顶个回复楼主 ...; 忙忙草 51单片机

高手在哪里？？？？: 谁能帮忙写一个低频频率计，用测周期法写的（Ｃ语言），最好是１００ＨＺ以下的本人整了好长时间都...; 1614048761 51单片机

转行了，出售一些开发板，打包更加便宜啦，呵呵: 1，atmega128开发板一块，那个板子带atmega128开发板一块，那个板子带usb 1.1...; jiege1984 淘e淘

比“阿法狗”更厉害的是中国的“阿尔法眼”

当绝大多中国数人只知道盯着李世石与阿法狗的棋盘时候，却不知道在中国的义乌，一种更厉害的机器人：阿尔法眼，已经在彻彻底底的帮助我们解决问题了! 　　在浙江义乌市火车站检票口和售票口，已经采用了一项全新的安全检测系统：VibraSystem安检系统(又名阿尔法眼)，它可以通过识别一个人的面部表情，来检测到你是否是个罪犯，或者携带了非法用品。　　我们先来看一下现场的几张图片：　　...[详细]
大势所趋！大陆掷金3亿欧元投资电动汽车技术

据外媒报道，未来十年为向电动汽车业务领域转移，大陆集团表示在2021年之前将额外向电动汽车技术业务投资3亿欧元。大陆的客户，包括大众集团和福特汽车在内都在增加对电动汽车及自动驾驶领域的投资，鉴于此，大陆表示也将进一步增强其在电子领域的实力。大陆CEO Elmar Degenhart在发言中表示，未来的汽车走向的是电动化的趋势，同时也会更加突显出智能网联和自动化的特点。到2025年，尽管内...[详细]
西门子工业自动化进军物联网产业

日前，记者从西门子集团处获知，西门子工业自动化集团将盛装参加2011年9月15日举办的中国(深圳)国际物联网博览会，并于展会上展出西门子全系列物联网产品以及物联网在工业自动化、物流、交通管理、医疗、智能电网、绿色能源等领域的系统方案和成功案例。　　作为工业生产、基础设施、运输、楼宇和照明技术领域内的全球领先供应商，西门子是物联网领域最具实力的厂家之一。西门子在中国的14个...[详细]
扫地机器人产业市场发展现状分析

近日，扫地机器人市场的知名品牌科沃斯（603486）发布2020年半年度报告。根据公告，2020年1月份至6月份，公司实现归属于上市公司股东的净利润1.32亿元，同比增长0.47%；实现营业收入24.02亿元，与上年同期基本持平。与其他发布公告的家电企业相比，主营业务为各类服务机器人、清洁类小家电的科沃斯在盈利方面不降反增，显得十分独树一帜。很明显，疫情对扫地机器人市场的影响并未向其他家...[详细]
Symbian被取代，恐退出智能手机操作系统

　　近日，诺基亚宣布，MeeGo将成为N系列智能手机的默认操作系统，而对Symbian系统来说，也是祸不单行，Symbian前首席技术官查尔斯 •戴维斯近日又宣布将离开诺基亚公司，加盟加盟导航设备厂商TomTom。种种事件加在一起，无不说明Symbian系统正沦为一个边缘产品。但在接下来的时间里，Symbian会不会就此退出手机市场呢? 　　战败者的命运　　如果我们把时间翻回到一年前，S...[详细]
PIC16模拟串口以及采样正弦波

最近两周用了两个IC（PIC16系列与STM8S系列）做了个产品，首次接触，遇到些问题，总结如下： 1：PIC16模拟串口发送数据，一定要在中断服务函数中执行 static void interrupt SystemISR(void) { if(TMR0IE && TMR0IF) //32MHz 104us { if(txCount) //检测数据是否发送完毕 { ...[详细]
吸引头部芯企涌入，IC PARK打造中国芯战舰

提到集成电路产业，你最先想到的是什么？中兴事件、华为海思、阿里含光800......但真正要了解集成电路产业的分量，还要从硅谷谈起。一个世纪以来，硅谷从一片果园发展为当今电子工业和计算业的集群地，创造了无数个科技神话。目前，全球经济格局正加速演进，当全世界的目光都聚焦在集成电路高科技产业集群时，中国集成电路设计行业的头部力量正在北京加速汇聚融合，推动国内芯片设计的自主创新向更深层次迈进。 ...[详细]
磁翻板液位计的适用范围有多广

磁翻板液位计产品可以做到高密封、防泄漏和在高温、高压、高粘度、强腐蚀性条件下安全可靠地测量液位，全过程测量无盲区、显示醒目，读数直观，并且测量范围大，配上液位报警、控制。磁翻板液位计仪表可用于各种塔、罐、槽、球型容器和锅炉等设备的介质液位检测。该系列的液位计可以做到密封，防泄漏和适用于高温、高压、耐腐蚀的场合。它弥补了玻璃板（管）液位计指示清晰度差、易破裂等缺陷，且全过程测量无盲区，显示清...[详细]
新型LED应急灯控制电路的设计

应急灯主要用于正常照明电源切断或电网失电后，提供应急照明的场所，常用于厂矿、机关、学校、建筑及隧道内。国内使用的应急照明系统以自带电源独立控制型为主，正常电源接自普通照明供电回路中，平时对应急灯电池充电，当正常电源切断时，备用电源（电池）自动供电。这种形式的应急灯每个灯具内部都有变压、稳压、充电、逆变、电池等大量的电子元器件，应急灯在使用、检修、故障时电池均需充放电。　　另一种是电源集中控制...[详细]
基于LM3S8962为控制核心的六相位交通信号机设计

引言随着我国城市化飞速发展，路面交通拥堵问题日益严重。交通信号机作为缓解交通拥堵问题的重要手段之一，其核心控制器主要包括两类：一类是单片机控制器，这类控制器基于8／16位单片机，功能简单，控制方式单一；另一类采用工控机作控制器，功能强大，但结构复杂且多冗余，成本高。相位控制方面，传统的信号机主要为两相位和四相位信号控制。两相位控制时，直行方向和左转方向同时放行，左转车辆与对向直行车...[详细]
电视动态清晰度测试出炉或将成为国家标准

　　于平板电视品质高低的口舌之争，到今天已经有了明确的判定标准，究竟如何判断一款平板电视的优劣？我们已经不用固守在早期的一些静态指标中了。近日，由电子商会联合中国电子技术标准化研究所进行的平板电视测试结果，给了我们一个判断电视优劣的全新标准——动态清晰度。　　随着动态清晰度逐步在业界乃至市场中越来越被认可，它也成为了判定一款平板电视品质高低的新标准。中国电子技术标准化研究所高级工程师张素兵...[详细]
福禄克中国客户服务中心成立，开通400热线

在美国福禄克公司成立60年之际，福禄克中国客户服务中心热线400-810-3435于2008年8月8日正式开通。此平台旨在为中国用户提供更为快捷高效的服务。足不出户的用户只需拿起手中的电话拨打400-810-3435,就可以查询——产品信息，最新活动，在线技术支持等内容。福禄克中国客户服务中心采用最先进的呼叫系统，对所有通话记录进行全程的数据采集，使之更有效地提高企业服务质量及优化...[详细]
“核工业机器人第一股”发业绩预告，2023年净利润或降7成

1月13日，“核工业机器人第一股”景业智能发布2023年业绩预告，预计在2023年度归母净利润3700万元，相比上年同期减少8462.44万元，同比下降69.58%；报告期内扣非净利润约为1800万元，较上年同期减少8121.42万元，同比下降81.86%。杭州景业智能科技股份有限公司表示，本期业绩变化的主要原因是：报告期内，公司主营业务受大客户项目整体规划及验收节点影响较大，项目交付验收...[详细]
解析快闪记忆体演进的冲击　SSD在嵌入式系统的挑战与对策

综观2011年SSD全球出货量成长高达150%，其应用领域从传统工控设备延伸到各种商用、嵌入式系统领域，而在此领域，工控电脑厂商已从起初的IDE、PATA介面大幅转换至SATA、PCIe base等高速传输介面。近年来，随着智慧型手机、平板电脑与Ultrabook的快速崛起，高速、稳定、低耗能、小型化已成趋势。台湾储存大厂宜鼎国际率先发表世界体积最小超微型SATADOM、mSA...[详细]
TI研讨会正在进行中，米尔诚邀您参与

导语：上海、深圳的TI研讨会诚邀光临现场让嵌入式的未来成为可能！ 10月22日，2024德州仪器嵌入式技术创新发展研讨会如约而至！探讨 TI 嵌入式新产品和应用方案。这里有全面的 TI 嵌入式处理器产品组合、热门的无线连接、微控制器、处理器技术以及毫米波传感器解决方案、前沿的系统解决方案、新一代产品介绍以及方便易用的平台及工具，满足您各类设计需求，助力每个项目的快速上市！米尔作为...[详细]