NXP Semiconductors
Data sheet: Advance Information
Document Number: MMPF0100
Rev. 17.0, 1/2017
14 channel configurable power
management integrated circuit
The PF0100 SMARTMOS power management integrated circuit (PMIC)
provides a highly programmable/ configurable architecture, with fully integrated
power devices and minimal external components. With up to six buck
converters, six linear regulators, RTC supply, and coin-cell charger, the
PF0100 can provide power for a complete system, including applications
processors, memory, and system peripherals, in a wide range of applications.
With on-chip one time programmable (OTP) memory, the PF0100 is available
in pre-programmed standard versions, or non-programmed to support custom
programming. The PF0100 is defined to power an entire embedded MCU
platform solution such as i.MX 6 based eReader, IPTV, medical monitoring, and
home/factory automation.
Features:
• Four to six buck converters, depending on configuration
• Single/Dual phase/ parallel options
• DDR termination tracking mode option
• Boost regulator to 5.0 V output
• Six general purpose linear regulators
• Programmable output voltage, sequence, and timing
• OTP (one time programmable) memory for device configuration
• Coin cell charger and RTC supply
• DDR termination reference voltage
• Power control logic with processor interface and event detection
• I
2
C control
• Individually programmable ON, OFF, and standby modes
PF0100
POWER MANAGEMENT
EP SUFFIX (E-TYPE)
98ASA00405D
56 QFN 8X8
ES SUFFIX (WF-TYPE)
98ASA00589D
56 QFN 8X8
Applications:
• Tablets
• IPTV
• eReaders
• Set top boxes
• Industrial control
• Medical monitoring
• Home automation/ alarm/ energy management
PF0100
VREFDDR
SW4
1000 mA
SW3A/B
2500 mA
SW1A/B
2500 mA
SW1C
2000 mA
SW2
2000 mA
SWBST
600 mA
Control Signals
I
2
C Communication
VGEN1
100 mA
VGEN2
250 mA
VGEN3
100 mA
VGEN4
350 mA
VGEN5
100 mA
LICELL
Charger
VGEN6
200 mA
WAM
GPS
MIPI
SD-MMC/
NAND Mem.
SATA
HDD
DDR Memory
i.MX 6X
DDR MEMORY
INTERFACE
Processor Core
Voltages
External AMP
Microphones
Speakers
Audio
Codec
SATA - FLASH
NAND - NOR
Interfaces
Parallel control/GPIOS
I
2
C Communication
Camera
GPS
MIPI
uPCIe
Sensors
Camera
LDVS Display
HDMI
USB
Ethernet
CAN
COINCELL
Main Supply
2.8 – 4.5 V
Cluster/HUD
Front USB
POD
Rear Seat
Infotaiment
Rear USB
POD
Figure 1. Simplified application diagram
* This document contains certain information on a new product.
Specifications and information herein are subject to change without notice.
© NXP Semiconductors N.V. 2017
Table of Contents
1
2
3
Orderable parts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
Internal block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
Pin connections . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
3.1 Pinout diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
3.2 Pin definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
General product characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
4.1 Absolute maximum ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
4.2 Thermal characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
4.2.1 Power dissipation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
4.3 Electrical characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
4.3.1 General specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
4.3.2 Current consumption . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
General description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
5.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
5.2 Functional block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
5.3 Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
5.3.1 Power generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
5.3.2 Control logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
Functional block requirements and behaviors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
6.1 Start-up . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
6.1.1 Device start-up configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
6.1.2 One time programmability (OTP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
6.1.3 OTP prototyping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
6.1.4 Reading OTP fuses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
6.1.5 Programming OTP fuses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
6.2 16 MHz and 32 kHz clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
6.2.1 Clock adjustment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
6.3 Bias and references block description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
6.3.1 Internal core voltage references . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
6.3.2 VREFDDR voltage reference . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
6.4 Power generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
6.4.1 Modes of operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
6.4.2 State machine flow summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
6.4.3 Power tree . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
6.4.4 Buck regulators . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
6.4.5 Boost regulator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
6.4.6 LDO regulators description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
6.4.7 VSNVS LDO/switch . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95
6.5 Control interface I2C block description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
6.5.1 I2C device ID . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
6.5.2 I2C operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
6.5.3 Interrupt handling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101
6.5.4 Interrupt bit summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101
6.5.5 Specific registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
6.5.6 Register bitmap . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107
4
5
6
PF0100
2
NXP Semiconductors
Typical applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.1.1 Application diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.1.2 Bill of materials . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.2 PF0100 layout guidelines . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.2.1 General board recommendations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.2.2 Component placement . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.2.3 General routing requirements . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.2.4 Parallel routing requirements . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.2.5 Switching regulator layout recommendations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.3 Thermal information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.3.1 Rating data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.3.2 Estimation of junction temperature . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8 Packaging . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8.1 Packaging dimensions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9 Reference section . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.1 Reference documents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10 Revision history . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7
118
118
118
119
123
123
123
123
123
124
125
125
125
126
126
133
133
134
PF0100
NXP Semiconductors
3
ORDERABLE PARTS
1
Orderable parts
The PF0100 is available with both pre-programmed and non-programmed OTP memory configurations. The non-programmed device uses
“NP” as the programming code. The pre-programmed devices are identified using the program codes from
Table 1,
which also list the
associated NXP reference designs where applicable. Details of the OTP programming for each device can be found in
Table 10.
Table 1. Orderable Part Variations
Part Number
MMPF0100NPAEP
MMPF0100F0AEP
MMPF0100F1AEP
MMPF0100F2AEP
MMPF0100F3AEP
MMPF0100F4AEP
MMPF0100F6AEP
MMPF0100FCAEP
MMPF0100FDAEP
MMPF0100NPANES
MMPF0100F0ANES
MMPF0100F3ANES
MMPF0100F4ANES
MMPF0100F6ANES
MMPF0100F9ANES
MMPF0100FAANES
MMPF0100FBANES
MMPF0100FCANES
-40 °C to 105 °C
(for use in extended
industrial applications)
56 QFN 8x8 mm - 0.5 mm pitch
WF-Type QFN (wettable flank)
-40 °C to 85 °C
(for use in consumer
applications)
56 QFN 8x8 mm - 0.5 mm pitch
E-Type QFN (full lead)
Temperature (T
A
)
Package
Programming
NP
F0
F1
F2
F3
F4
F6
FC
FD
NP
F0
F3
F4
F6
F9
FA
FB
FC
Reference Designs
N/A
MCIMX6Q-SDP
MCIMX6Q-SDB
MCIMX6DL-SDP
MCIMX6SLEVK
N/A
N/A
N/A
MCIMX6SX-SDB
N/A
MCIMX6SLLEVK
N/A
MCIMX6Q-SDP
MCIMX6Q-SDB
MCIMX6DL-SDP
N/A
N/A
MCIMX6SX-SDB
N/A
N/A
N/A
N/A
(1), (2)
(1), (2), (4)
(1), (2)
(1), (2)
(1), (2)
(1), (2)
Notes
(1), (2), (3)
(1), (2), (4)
Notes
1. For tape and reel, add an R2 suffix to the part number.
2. For programming details see
Table 10.
The available OTP options are not restricted to the listed reference designs. They can be used in any
application where the listed voltage and sequence details are acceptable.
3. For designs using the i.MX 6SoloLite, it is recommended to use the F3 OTP option instead of the F1 OTP option and F4 OTP option instead of
the F2 OTP option.
4. SW2 can support an output current rating of 2.5 A in NP, F9, and FA Industrial versions only (ANES suffix) when SW2ILIM=0
PF0100
4
NXP Semiconductors
ORDERABLE PARTS
1.1
PF0100 version differences
PF0100A is an improved version of the PF0100 power management IC.
Table 2
summarizes the difference between the two versions and
should be referred to when migrating from the PF0100 to the PF0100A. Note that programming options are the same for both versions of
the device.
Table 2. Differences between PF0100 and PF0100A
Description
Version identification
VSNVS current limit
PF0100
Reading SILICON REV register at address 0x03
returns 0x11. DEVICEID register at address 0x00
reads 0x10 in PF0100 and PF0100A
VSNVS current limit increased in the PF0100A
PF0100A
Reading SILICON REV register at address 0x03
returns 0x21. DEVICEID register at address 0x00
reads 0x10 in PF0100 and PF0100A
In the PF0100A, the XOR function is removed. It is
In the PF0100, FUSE_POR1, FUSE_POR2, and
required to set FUSE_POR1, FUSE_POR2, and
FUSE_POR3 bits are XOR’ed into the
FUSE_POR3 bits during OTP programming.
OTP_FUSE_PORx register setting during OTP FUSE_POR_XOR bit. The FUSE_POR_XOR bit
has to be 1 for fuses to be loaded during startup.
programming
This can be achieved by setting any one or all of the
FUSE_PORx bits during OTP programming.
Erratum ER19 applicable to PF0100. Applications Errata ER19 fixed in PF0100A. External
expecting to operate in the conditions mentioned in workaround not required
ER19 need to implement an external workaround to
overcome the problem. Refer to the product errata
for details
Erratum ER20 applicable to PF0100
Erratum ER22 applicable to PF0100
Errata ER20 fixed in PF0100A
Errata ER22 fixed in PF0100A. Workaround not
required
Erratum ER19
Erratum ER20
Erratum ER22
In addition to the version differences,
Table 3
shows the differences on the test temperature rating for each version of PF0100 covered
on this datasheet.
Table 3. Ambient temperature range
Device
MMPF0100
MMPF0100A
MMPF0100AN
Qualification tier
Consumer and Industrial
Consumer
Extended Industrial
Ambient temperature range
(T
MIN
to T
MAX
)
T
A
= -40 °C to 85 °C
T
A
= -40 °C to 85 °C
T
A
= -40 °C to 105 °C
PF0100
NXP Semiconductors
5
