NAND01GR3B3AV6E,NAND01GR3B3AV6E pdf中文资料,NAND01GR3B3AV6E引脚图,NAND01GR3B3AV6E电路-Datasheet-电子工程世界

文档预览

NAND512-B, NAND01G-B NAND02G-B

NAND04G-B NAND08G-B

512 Mbit, 1 Gbit, 2 Gbit, 4 Gbit, 8 Gbit

2112 Byte/1056 Word Page, 1.8V/3V, NAND Flash Memory

PRELIMINARY DATA

FEATURES SUMMARY

■

HIGH DENSITY NAND FLASH MEMORIES

– Up to 8 Gbit memory array

– Up to 64Mbit spare area

– Cost effective solutions for mass storage

applications

NAND INTERFACE

– x8 or x16 bus width

– Multiplexed Address/ Data

– Pinout compatibility for all densities

SUPPLY VOLTAGE

– 1.8V device: V

= 1.7 to 1.95V

– 3.0V device: V

= 2.7 to 3.6V

PAGE SIZE

– x8 device: (2048 + 64 spare) Bytes

– x16 device: (1024 + 32 spare) Words

BLOCK SIZE

– x8 device: (128K + 4K spare) Bytes

– x16 device: (64K + 2K spare) Words

PAGE READ / PROGRAM

– Random access: 25µs (max)

– Sequential access: 50ns (min)

– Page program time: 300µs (typ)

COPY BACK PROGRAM MODE

– Fast page copy without external buffering

CACHE PROGRAM AND CACHE READ

MODES

– Internal Cache Register to improve the

program and read throughputs

FAST BLOCK ERASE

– Block erase time: 2ms (typ)

STATUS REGISTER

ELECTRONIC SIGNATURE

CHIP ENABLE ‘DON’T CARE’

– for simple interface with microcontroller

AUTOMATIC PAGE 0 READ AT POWER-UP

– Boot from NAND support

SERIAL NUMBER OPTION

Figure 1. Packages

TSOP48 12 x 20mm

USOP48 12 x 17 x 0.65mm

FBGA

VFBGA63 9.5 x 12 x 1mm

TFBGA63 9.5 x 12 x 1.2mm

LFBGA63 9.5 x 12 x 1.4mm

■

DATA PROTECTION

– Hardware and Software Block Locking

– Hardware Program/Erase locked during

Power transitions

DATA INTEGRITY

– 100,000 Program/Erase cycles

– 10 years Data Retention

RoHS COMPLIANCE

– Lead-Free Components are Compliant

with the RoHS Directive

DEVELOPMENT TOOLS

– Error Correction Code software and

hardware models

– Bad Blocks Management and Wear

Leveling algorithms

– PC Demo board with simulation software

– File System OS Native reference software

– Hardware simulation models

1/59

February 2005

This is preliminary information on a new product now in development or undergoing evaluation. Details are subject to change without notice.

NAND512-B, NAND01G-B, NAND02G-B, NAND04G-B, NAND08G-B

Table 1. Product List

Reference

Part Number

NAND512R3B

NAND512W3B

NAND512-B

NAND512R4B

NAND512W4B

NAND01GR3B

NAND01GW3B

NAND01G-B

NAND01GR4B

NAND01GW4B

NAND02GR3B

NAND02GW3B

NAND02G-B

NAND02GR4B

NAND02GW4B

NAND04GR3B

NAND04GW3B

NAND04G-B

NAND04GR4B

NAND04GW4B

NAND08GR3B

NAND08GW3B

NAND08G-B

NAND08GR4B

NAND08GW4B

2/59

NAND512-B, NAND01G-B, NAND02G-B, NAND04G-B, NAND08G-B

TABLE OF CONTENTS

FEATURES SUMMARY . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1

Figure 1. Packages . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1

Table 1. Product List . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2

SUMMARY DESCRIPTION. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7

Table 2.

Figure 2.

Figure 3.

Table 3.

Figure 4.

Figure 5.

Figure 6.

Figure 7.

Product Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

Logic Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

Logic Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

Signal Names . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

TSOP48 and USOP48 Connections, x8 devices. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

TSOP48 and USOP48 Connections, x16 devices. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

FBGA63 Connections, x8 devices (Top view through package) . . . . . . . . . . . . . . . . . . . 11

FBGA63 Connections, x16 devices (Top view through package) . . . . . . . . . . . . . . . . . . 12

MEMORY ARRAY ORGANIZATION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

Bad Blocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

Table 4. Valid Blocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

Figure 8. Memory Array Organization. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

SIGNAL DESCRIPTIONS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

Inputs/Outputs (I/O0-I/O7). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

Inputs/Outputs (I/O8-I/O15). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

Address Latch Enable (AL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

Command Latch Enable (CL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

Chip Enable (E). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

Read Enable (R). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

Power-Up Read Enable, Lock/Unlock Enable (PRL). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

Write Enable (W). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

Write Protect (WP). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

Ready/Busy (RB). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

Supply Voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

Ground . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

BUS OPERATIONS. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

Command Input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

Address Input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

Data Input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

Data Output . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

Write Protect . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

Standby . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

Table 5. Bus Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

Table 6. Address Insertion, x8 Devices . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

Table 7. Address Insertion, x16 Devices . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

3/59

NAND512-B, NAND01G-B, NAND02G-B, NAND04G-B, NAND08G-B

Table 8. Address Definitions, x8 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

Table 9. Address Definitions, x16 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

COMMAND SET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

Table 10. Commands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

DEVICE OPERATIONS. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

Read Memory Array. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

Random Read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

Page Read. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

Figure 9. Read Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

Figure 10.Random Data Output During Sequential Data Output . . . . . . . . . . . . . . . . . . . . . . . . . . 20

Cache Read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

Figure 11.Cache Read Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

Page Program . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

Sequential Input. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

Random Data Input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

Figure 12.Page Program Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

Figure 13.Random Data Input During Sequential Data Input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

Copy Back Program . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

Table 11. Copy Back Program x8 Addresses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

Table 12. Copy Back Program x16 Addresses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

Figure 14.Copy Back Program . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

Figure 15.Page Copy Back Program with Random Data Input . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

Cache Program . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

Figure 16.Cache Program Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

Block Erase . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

Figure 17.Block Erase Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

Read Status Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

Write Protection Bit (SR7) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

P/E/R Controller and Cache Ready/Busy Bit (SR6) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

P/E/R Controller Bit (SR5) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

Cache Program Error Bit (SR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

Error Bit (SR0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

SR4, SR3 and SR2 are Reserved . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

Table 13. Status Register Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

Read Electronic Signature . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

Table 14. Electronic Signature. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

Table 15. Electronic Signature Byte/Word 4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

Automatic Page 0 Read at Power-Up. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

Automatic Page 0 Read Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

Figure 18.Automatic Page 0 Read at Power-Up . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

DATA PROTECTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

Blocks Lock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

4/59

NAND512-B, NAND01G-B, NAND02G-B, NAND04G-B, NAND08G-B

Blocks Unlock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

Figure 19.Blocks Unlock Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

Blocks Lock-Down . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

Block Lock Status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

Figure 20.Read Block Lock Status Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

Table 16. Block Lock Status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

Figure 21.Block Protection State Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

SOFTWARE ALGORITHMS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

Bad Block Management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

Block Replacement . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

Table 17. Block Failure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

Figure 22.Bad Block Management Flowchart . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

Figure 23.Garbage Collection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

Garbage Collection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

Wear-leveling Algorithm . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

Error Correction Code. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

Figure 24.Error Detection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

Hardware Simulation Models . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

Behavioral simulation models . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

IBIS simulations models . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

PROGRAM AND ERASE TIMES AND ENDURANCE CYCLES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

Table 18. Program, Erase Times and Program Erase Endurance Cycles . . . . . . . . . . . . . . . . . . . 39

MAXIMUM RATING. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

Table 19. Absolute Maximum Ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

DC AND AC PARAMETERS. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

Table 20. Operating and AC Measurement Conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

Table 21. Capacitance . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

Table 22. DC Characteristics, 1.8V Devices . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41

Table 23. DC Characteristics, 3V Devices. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

Table 24. AC Characteristics for Command, Address, Data Input . . . . . . . . . . . . . . . . . . . . . . . . . 43

Table 25. AC Characteristics for Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

Figure 25.Command Latch AC Waveforms. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45

Figure 26.Address Latch AC Waveforms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45

Figure 27.Data Input Latch AC Waveforms. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

Figure 28.Sequential Data Output after Read AC Waveforms . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

Figure 29.Read Status Register AC Waveform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

Figure 30.Read Electronic Signature AC Waveform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

Figure 31.Page Read Operation AC Waveform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

Figure 32.Page Program AC Waveform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49

Figure 33.Block Erase AC Waveform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50

Figure 34.Reset AC Waveform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50

Ready/Busy Signal Electrical Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51

5/59

51单片机应用开发案例精选》源代码及图片: 51单片机应用开发案例精选》源代码及图片 51单片机应用开发案例精选》源代码及图片不错，谢谢分享...; poly 51单片机

初学LCD液晶显示，入门者必备(内容详细，附带程序详细解释): 初学LCD液晶显示，入门者必备(内容详细，附带程序详细解释绝对是初学者的理想学习资料) 初学LCD...; lonely_boy 单片机

AD2S1205例程: 本帖最后由天明于 2014-7-30 15:02 编辑 AD2S1205例程 ...; 天明 ADI参考电路

求关于PROTEUS仿真软件的资料: 谁有关于PROTEUS仿真软件的资料，要详细的点的，关于这个软件的发展史，它的优点，以及国外对于这...; woaileiyu77jj 单片机

r-rlink连接不上st7: 芯片是st7lite15b,接出来 iccdata iccclk ...; 排排队吃果果 stm32/stm8

瑞萨单片机开发环境你用哪种？能谈谈你的看法吗？: 本帖最后由 damiaa 于 2015-7-8 14:47 编辑瑞萨单片机开发环境你用哪种？...; damiaa 瑞萨电子MCU

是德科技高性能音频分析仪提供语音质量分析

2014 年 9 月 22 日，北京——是德科技公司日前宣布推出 U8903B 高性能音频分析仪，原 U8903A 的更新换代产品。U8903B 使用非常灵活方便，提供语音质量测量、带宽扩展和数字音频接口等多个可配置选件，允许工程师精确完成复杂的测试，比如无线通信、元器件和集成电路（IC）音频应用等。 U8903B 提供 ITU-T 语音质量感知客观评价（POLQA）及其前身语音质量感...[详细]
英伟达收购芯片制造商Mellanox交易已获批准

据国外媒体报道，消息人士透露，半导体厂商英伟达收购芯片制造商Mellanox的交易已经获得中国批准。据外媒报道，该项批准将不包括“单独持有”的要求，目前正在等待签字。上月，外媒报道称，该项批准已接近完成，但将要求这两家公司在数年内保持独立的研发部门。英伟达是在去年3月份宣布将以69亿美元全现金收购Mellanox的。在披露这笔收购计划...[详细]
涡轮流量计布线注意事项

涡轮流量计在布线时需要注意哪些事项呢，智瑞给你讲解。 1、涡轮流量计布线位置尽可能远离电噪声源（如大功率变压器、电动机和强电源线）并应避免与动力电源线平行布线。 2、尽可能采用一根完整的电缆线。 3、建议在粗的电线末端采用非锡焊的夹紧式接线片。 4、为了防水和机械损伤，最好将电缆线装入金属导管内，但同一根导管内不得有大功率传输电缆，（一根传输电缆输送的最大功率大于流量计信号电缆输送...[详细]
通过OTA即可升级，特斯拉将率先导入“HELP”故障车辆警示系统

为强化故障车辆停靠在道路边等待救援时的安全性，据称，特斯拉旗下电动车将率先导入名为“HELP”的故障车辆警示系统。借此让其他行进中的车辆更容易注意到路边停靠的故障车辆。而且，只需要通过 OTA 远程无线软体更新，就可以让特斯拉电动车拥有这套“HELP”故障车辆警示系统。 HELP 是 Hazard Enhanced Location Protocol 这套故障车辆警示系统的缩写，是由 Eme...[详细]
电压暂降的危害及其解决方法

　　摘要：近年来风力发电占供电比重增长迅速，电网短路故障出现电压暂降后，风力机组如果纷纷解列将造成系统不稳定，甚至导致系统瘫痪。电压暂降是近几年备受关注的，那你知道产生电压暂降的原因吗? 　　　　一、什么是电压暂降? 　　电压暂降就是电压突然降低，但是在很短时间内又恢复正常，如图1 所示，电压暂降与电压过低的区别是电压暂降的时间很短，但是降低的幅度很大，有时暂降后的电压仅为正常电压的...[详细]
2015年穿戴式装置的挑战与可能发展

如果说2014年是穿戴式装置牙牙学步的一年，那2015年就是穿戴式装置开始奔跑的起点。全球正在准备迎接物联网(IoT)时代的来临，而穿戴式装置正是最受注目的领域之一。 2014年苹果(Apple)终于发表了万众注目的智能手表Apple Watch；Google也公开了穿戴式装置的专用平台Android Wear；三星电子(Samsung Electronics)则是力拱搭载自...[详细]
51单片机学习：外部中断1实验

实验名称：外部中断1实验接线说明：实验现象：下载程序后，当按下K4键可控制D1指示灯亮灭注意事项： ***************************************************************************************/ #include reg52.h typedef unsigned int u16; //对系统默认数据类型进行...[详细]
西门子与 IBM 合作推动可持续的产品开发与运营

西门子与 IBM 合作推动可持续的产品开发与运营 • 西门子和 IBM 合作研发系统工程和资产管理相结合的软件解决方案，贯穿机械、电子、电气和软件工程等领域，为可追溯性和可持续的产品开发提供支持西门子数字化工业软件与 IBM日前宣布将进一步扩展合作伙伴关系，共同开发软件解决方案组合，集成各自在系统工程、服务生命周期管理及资产管理等领域的优势。面对日益加剧的竞争压力、供不应求的...[详细]
五一出行，一部OPPO R9s轻松帮你搞定朋友圈

eeworld网消息，五一将至，每个人都想在旅途中做一个轻松的乐活族，但手机、相机、充电宝、数据线等物品很容易让旅行变得“沉重”，其实这些沉重，一部OPPO手机全部搞定。首先，单看颜值，OPPO R9s已经让人感到身心愉悦。外观上，OPPO运用了今夏流行色“清新绿”，时尚的外观减去了手机壳的厚重，让简约纤薄的机身更加轻盈，重点是与各种服饰搭配都毫无压力，是时尚的年轻人的首选。此外，爱玩颜色...[详细]
台北国际电脑展台系IC设计推新

台北国际电脑展(COMPUTEX)大秀即将上演，在4G手机、穿戴装置及物联网(IoT)商机已成为未来杀手级应用产品的全民共识后，台系IC设计业者正摩拳擦掌推出新芯片解决方案，希望仍让国内、外品牌及代工厂客户提前尝鲜，为2014年下半营运成长表现增添薪火。联发科及瑞昱等一线台系IC设计大厂这一次都出重金摆下擂台，并广发英雄帖，邀请客户共襄盛举参观2014年最...[详细]
TD-LTE手机密集入网幕后:希望尽快发4G牌照

上周末，一股“4G手机旋风”突然刮起，工信部电信设备进网管理机构突然刊登4款4G手机的入网许可证，均为TD-LTE制式，这一行为引发种种猜测，业内认为，最大的可能是相关利益方为了证明TD-LTE终端已经成熟，希望尽快发放4G牌照。手机厂商集体宣称TD-LTE获许可证 TD-LTE是我国即将发放的4G牌照制式之一。在此之前，在TD-LTE手机领域，历史上可能从来没有手机厂商如此高调...[详细]
能源互联网中的微能源系统储能容量规划及投资效益分析

北京市变频技术工程研究中心（北方工业大学）、新能源与储能运行控制国家重点实验室（中国电力科学研究院有限公司）、国网综合能源服务集团有限公司的研究人员李建林、牛萌、周喜超、修晓青、周京华，在2020年第4期《电工技术学报》上撰文，以实现多类型能源的协同优化、微能源系统的运行效益最优为出发点，在包含光伏发电、储能系统、蓄热式电锅炉、冰蓄冷空调、电动汽车的微能源系统的简化模型基础上，对微能源系统中储...[详细]
面对4G测试安捷伦UXM让工程师从容应对

为了满足4G和下一代行动装置之功能和射频设计验证需求，安捷伦推出E7515A UXM无线测试仪。这是一款针对研发需求所设计，拥有高整合度的信令测试仪，具备测试新型无线装置设计所需的完整功能，可因应目前LTE-Advanced CAT 6的传输速率要求，同时还可协助工程师处理未来日益复杂的测试案例。安捷伦无线宽带事业部产品市场经理Michael Griffin(左)与新一代的UX...[详细]
英飞凌可信计算专长扩展至移动设备领域

OPTIGA TPM 2.0 芯片为微软Surface Pro 3 平板电脑保驾护航。 2015年2月6日，德国慕尼黑英飞凌科技股份公司（FSE: IFX / OTCQX: IFNNY）今日确认其OPTIGA TPM （可信平台模块）安全控制器用于微软Surface Pro 3平板电脑。作为公认的全球领先的可信计算安全解决方案供应商，现今英飞凌的安全专长已扩展至商业...[详细]
英特尔至强6性能核处理器性能显著提升！

随着企业数字化转型进程的加速及新兴技术的大规模应用，业界对多元化、高质量和绿色算力的需求与日俱增。近期，英特尔发布的英特尔® 至强® 6性能核处理器，凭借创新的微架构、显著提升的核心数量、双倍内存带宽，以及对PCIe 5.0和CXL 2.0等最新技术的支持等领先特性，实现了整体性能的显著提升，能够应对边缘、数据中心、云环境的严苛挑战，是数据中心的理想选择。在云计算领域，相比上一代处理器，至...[详细]