NAND04GW3B2BN6,NAND04GW3B2BN6 pdf中文资料,NAND04GW3B2BN6引脚图,NAND04GW3B2BN6电路-Datasheet-电子工程世界

文档预览

NAND01G-B, NAND02G-B,

NAND04G-B, NAND08G-B

1 Gbit, 2 Gbit, 4 Gbit, 8 Gbit

2112 Byte/1056 Word Page, 1.8V/3V, NAND Flash Memory

PRELIMINARY DATA

FEATURES SUMMARY

■

HIGH DENSITY NAND FLASH MEMORIES

– Up to 8 Gbit memory array

– Up to 64Mbit spare area

– Cost effective solutions for mass storage

applications

NAND INTERFACE

– x8 or x16 bus width

– Multiplexed Address/ Data

– Pinout compatibility for all densities

SUPPLY VOLTAGE

– 1.8V device: V

= 1.7 to 1.95V

– 3.0V device: V

= 2.7 to 3.6V

PAGE SIZE

– x8 device: (2048 + 64 spare) Bytes

– x16 device: (1024 + 32 spare) Words

BLOCK SIZE

– x8 device: (128K + 4K spare) Bytes

– x16 device: (64K + 2K spare) Words

PAGE READ / PROGRAM

– Random access: 25µs (max)

– Sequential access: 50ns (min)

– Page program time: 300µs (typ)

COPY BACK PROGRAM MODE

– Fast page copy without external buffering

CACHE PROGRAM AND CACHE READ

MODES

– Internal Cache Register to improve the

program and read throughputs

FAST BLOCK ERASE

– Block erase time: 2ms (typ)

STATUS REGISTER

ELECTRONIC SIGNATURE

CHIP ENABLE ‘DON’T CARE’

– for simple interface with microcontroller

SERIAL NUMBER OPTION

Figure 1. Packages

TSOP48 12 x 20mm

FBGA

VFBGA63 9.5 x 12 x 1mm

TFBGA63 9.5 x 12 x 1.2mm

■

DATA PROTECTION

– Hardware and Software Block Locking

– Hardware Program/Erase locked during

Power transitions

DATA INTEGRITY

– 100,000 Program/Erase cycles

– 10 years Data Retention

RoHS COMPLIANCE

– Lead-Free Components are Compliant

with the RoHS Directive

DEVELOPMENT TOOLS

– Error Correction Code software and

hardware models

– Bad Blocks Management and Wear

Leveling algorithms

– PC Demo board with simulation software

– File System OS Native reference software

– Hardware simulation models

October 2005

1/57

This is preliminary information on a new product now in development or undergoing evaluation. Details are subject to change without notice.

NAND01G-B, NAND02G-B, NAND04G-B, NAND08G-B

Table 1. Product List

Reference

Part Number

NAND01GR3B

NAND01GW3B

NAND01G-B

NAND01GR4B

NAND01GW4B

NAND02GR3B

NAND02GW3B

NAND02G-B

NAND02GR4B

NAND02GW4B

NAND04GR3B

NAND04GW3B

NAND04G-B

NAND04GR4B

NAND04GW4B

NAND08GR3B

NAND08GW3B

NAND08G-B

NAND08GR4B

NAND08GW4B

Note: x16 organization only available for MCP

2/57

NAND01G-B, NAND02G-B, NAND04G-B, NAND08G-B

TABLE OF CONTENTS

FEATURES SUMMARY . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1

Figure 1. Packages . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1

Table 1. Product List . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2

SUMMARY DESCRIPTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7

Table 2.

Figure 2.

Figure 3.

Table 3.

Figure 4.

Figure 5.

Figure 6.

Product Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

Logic Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

Logic Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

Signal Names . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

TSOP48 Connections, x8 devices . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

FBGA63 Connections, x8 devices (Top view through package) . . . . . . . . . . . . . . . . . . . 11

FBGA63 Connections, x16 devices (Top view through package) . . . . . . . . . . . . . . . . . . 12

MEMORY ARRAY ORGANIZATION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

Bad Blocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

Table 4. Valid Blocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

Figure 7. Memory Array Organization. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

SIGNAL DESCRIPTIONS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

Inputs/Outputs (I/O0-I/O7). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

Inputs/Outputs (I/O8-I/O15). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

Address Latch Enable (AL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

Command Latch Enable (CL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

Chip Enable (E). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

Read Enable (R). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

Power-Up Read Enable, Lock/Unlock Enable (PRL). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

Write Enable (W). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

Write Protect (WP). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

Ready/Busy (RB). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

Supply Voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

Ground . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

BUS OPERATIONS. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

Command Input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

Address Input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

Data Input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

Data Output . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

Write Protect . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

Standby . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

Table 5. Bus Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

Table 6. Address Insertion, x8 Devices . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

Table 7. Address Insertion, x16 Devices . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

Table 8. Address Definitions, x8 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

3/57

NAND01G-B, NAND02G-B, NAND04G-B, NAND08G-B

Table 9. Address Definitions, x16 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

COMMAND SET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

Table 10. Commands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

DEVICE OPERATIONS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

Read Memory Array. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

Random Read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

Page Read. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

Figure 8. Read Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

Figure 9. Random Data Output During Sequential Data Output. . . . . . . . . . . . . . . . . . . . . . . . . . . 20

Cache Read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

Figure 10.Cache Read Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

Page Program . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

Sequential Input. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

Random Data Input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

Figure 11.Page Program Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

Figure 12.Random Data Input During Sequential Data Input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

Copy Back Program . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

Table 11. Copy Back Program x8 Addresses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

Table 12. Copy Back Program x16 Addresses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

Figure 13.Copy Back Program . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

Figure 14.Page Copy Back Program with Random Data Input . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

Cache Program . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

Figure 15.Cache Program Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

Block Erase . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

Figure 16.Block Erase Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

Read Status Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

Write Protection Bit (SR7) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

P/E/R Controller and Cache Ready/Busy Bit (SR6) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

P/E/R Controller Bit (SR5) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

Cache Program Error Bit (SR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

Error Bit (SR0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

SR4, SR3 and SR2 are Reserved . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

Table 13. Status Register Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

Read Electronic Signature . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

Table 14. Electronic Signature. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

Table 15. Electronic Signature Byte/Word 4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

DATA PROTECTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

Blocks Lock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

Blocks Unlock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

Figure 17.Blocks Unlock Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

Blocks Lock-Down . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

Block Lock Status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

4/57

NAND01G-B, NAND02G-B, NAND04G-B, NAND08G-B

Figure 18.Read Block Lock Status Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

Table 16. Block Lock Status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

Figure 19.Block Protection State Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

SOFTWARE ALGORITHMS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

Bad Block Management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

Block Replacement . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

Table 17. Block Failure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

Figure 20.Bad Block Management Flowchart . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

Figure 21.Garbage Collection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

Garbage Collection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

Wear-leveling Algorithm . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

Error Correction Code. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

Figure 22.Error Detection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

Hardware Simulation Models . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

Behavioral simulation models . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

IBIS simulations models . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

PROGRAM AND ERASE TIMES AND ENDURANCE CYCLES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

Table 18. Program, Erase Times and Program Erase Endurance Cycles . . . . . . . . . . . . . . . . . . . 38

MAXIMUM RATING. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

Table 19. Absolute Maximum Ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

DC AND AC PARAMETERS. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

Table 20. Operating and AC Measurement Conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

Table 21. Capacitance . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

Table 22. DC Characteristics, 1.8V Devices . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

Figure 23.Equivalent Testing Circuit for AC Characteristics Measurement. . . . . . . . . . . . . . . . . . . 40

Table 23. DC Characteristics, 3V Devices. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41

Table 24. AC Characteristics for Command, Address, Data Input . . . . . . . . . . . . . . . . . . . . . . . . . 42

Table 25. AC Characteristics for Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43

Figure 24.Command Latch AC Waveforms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

Figure 25.Address Latch AC Waveforms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

Figure 26.Data Input Latch AC Waveforms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45

Figure 27.Sequential Data Output after Read AC Waveforms . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45

Figure 28.Read Status Register AC Waveform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

Figure 29.Read Electronic Signature AC Waveform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

Figure 30.Page Read Operation AC Waveform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

Figure 31.Page Program AC Waveform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

Figure 32.Block Erase AC Waveform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49

Figure 33.Reset AC Waveform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49

Ready/Busy Signal Electrical Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50

Figure 34.Ready/Busy AC Waveform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50

Figure 35.Ready/Busy Load Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50

Figure 36.Resistor Value Versus Waveform Timings For Ready/Busy Signal . . . . . . . . . . . . . . . . 50

5/57

DSP之外部设备连接接口之HPI: 通过主机借口HPI，外部主机可以直接访问DSP内部的双访问RAM（DARAM）. HPI可以让...; Aguilera DSP 与 ARM 处理器

写wince的驱动是不是要有硬件知识？: 如题写wince的驱动是不是要有硬件知识？ 1、了解对应CPU的汇编语言以及微软编译器的语法 2、...; boesdt WindowsCE

AD采样问题: 关于AD采样，自己有点糊涂了。假如说现在有一个1KHZ的正弦波，现在用4KHZ频率对其采样。如果我...; 小喇叭微控制器 MCU

请问ti的c2000系列到底算不算DSP？: C2000基本就是MUC的领域，因为有原有DSP的血统（浮点及FFT运算）有人将其称为DSP，不过它...; Jacktang 微控制器 MCU

MSP430F169 ADC12 的应用体会: MSP430F169中的ADC12是一个12位SAR核的高性能模数转换器，16个转换通道，多种...; Aguilera 微控制器 MCU

【DigiKey创意大赛】家庭共享智能药盒06+作品提交: 家庭共享智能药盒作者：oet 一、作品简介以往的智能药盒主要是针对单个用户设计，实...; oet DigiKey得捷技术专区

Google领投Nothing布局全球高端机型，维信诺独供柔性AMOLED显示屏

3月23日，Google Ventures（GV）领投的手机品牌Nothing对外公布即将推出新款手机。此次发布会暂未对外公布具体的硬件参数，不过从其供应链配置，加之Nothing品牌调性和创始人裴宇此前为一加联合创始人来看，Nothing机型定位为高端设计路线。不同于其他早期Start up手机公司，Nothing手机已与全球最顶尖供应链达成合作，包括Google谷歌、Samsung三星、...[详细]
OLED/ULED液晶电视撕逼没必要，暗室对比立见分晓

习惯风平浪静的电视圈最近“学坏了”，一场OLED与ULED（改良版液晶电视）谁是未来显示技术的“撕逼大战”愈演愈烈。各大电视企业、科研机构、业内专家、专业媒体都开始表明立场，OLED与液晶电视各有拥趸。从营销角度来看，这次口水战对于平静的电视圈不能算是坏事，提高关注度企业都受益。但从选购角度来看，还是应该探究下到底两种电视谁更好？ OLED是什么？ULED是什么？都和LED是一家的...[详细]
栈的妙用-实现迷宫问题

堆栈是计算机程序中非常重要的一部分，主要用来参数的调用，局部变量的存储等，在C语言中的函数调用过程中通过不同函数的堆栈空间可以非常方便的找到传递进来的参数以及退出时应该返回的地址。具体的参看函数调用分析，这篇文章中通过实例分析讨论了函数调用过程中堆栈的变化过程。实质上栈的运用并不是只能在函数调用中，栈作为一种数据结构，自然有其特殊的意义，栈的最大特点是先入后出，后入先出，这个特点可以...[详细]
联想首夺全球PC市场一哥杨元庆扬言要做PC+市场领导者

尽管全球个人电脑(PC)付运量有所下降，但联想(0992-HK)(LNVGY-US)市占率仍不断提升。在业内两大调查机构今年次季调查中，联想市占率创16.7%新高，稳坐全球PC龙头之位。联想董事长杨元庆指，长远目标是要在包括平板电脑、智能手机及PC等「PC+」市场中跃升为业界一哥。《星岛日报》报导，自2011年第3季成为全球第2大PC厂后，透过积极并购及创新，联想上季终成功跑出。根据ID...[详细]
如何使用IAR仿真环境查看CPU类型字长？

在此操作之前假设已有一个现成的cpu代码工程如：IAR for Stm8的Demo工程。点软件仿真进入调试状态单击菜单栏View – Watch – Watch 在新弹出来的Watch框中输入： sizeof(double) sizeof(float) sizeof(long) sizeof(long long) sizeof(int) sizeof(short) sizeo...[详细]
东芝发布2019年度财报：因疫情损失900亿日元营利下降16%

6月5日，东芝（6502）总裁兼CEO（Nobuaki Kurumaya）宣布此次将通过互联网公布2019年度财务报告及对2020年度的财务预测。报告显示，截至2020年3月31日财政年度的合并财务业绩为33898亿日元（按照美国会计准则），销售额较上一财政年度下降8％；营业利润为1304亿日元，增长3．7倍，最终亏损为1146亿日元；盈余为10132亿日元。尽管能源等行业的盈利能力有所提高...[详细]
智联安科技：立足NB-IoT，为5G物联网带来多样化蜂窝通信芯片

2021年，蜂窝物联网市场保持快速增长，不管是低速率的NB-IoT，还是中速率的LTE Cat.1和LTE Cat.4，或是高速率的5G Sub-6GHz，今年的铺垫将左右未来3~5年的发展格局。市场研究机构Counterpoint IoT的最新数据显示，全球物联网蜂窝连接数将在2025年突破50亿大关，其中NB-IoT的贡献比将接近一半。在不同速率应用分布的金字塔图中，行业广泛认为NB-IoT...[详细]
基于CAN总线的航空电缆测试系统分布机浅析

　　0 引言　　航空电缆是飞机的神经系统，连接着飞机电气、航电、火控、操纵等各系统，为飞机各部件提供动力电源、控制信号和数据信息。受飞机机身空间的限制，电缆系统布线一般都集中于狭小的机壁内，飞机机壁内几乎遍布导线，因此航空电缆系统要求高可靠、高集成、高轻便;由于导线种类繁多，各类电源线、高低频信号线、数据线混杂在一起，长度可达数百公里，电气环境十分复杂，从而使其潜在故障增多，许多空难事故和飞行器...[详细]
2015年我国医疗器械行业前景分析

我国医疗器械市场规模已跃升至世界第二位，尤其在多种中低端医疗器械产品方面，产量居世界第一。但我国医疗器械市场中高端产品仅占25%，中低端产品则占75%，并且在25%的高端产品市场中，70%的份额由外资企业占领。　　据宇博智业市场研究中心获悉，随着国际产业加速转移，中国将成为全球医疗器械的重要生产基地，部分原先依赖进口的仪器设备正逐步实现国产替代进口，未来几年，我国医疗器械产品结构将...[详细]
通用新专利：提醒其他车辆即将与行人发生碰撞事故

据外媒报道，最近，通用汽车（General Motors）申请了一项新安全系统专利，可让汽车与其他道路上的汽车通信，并警告其他车辆可能会与行人发生碰撞。通用汽车专利（图片来源：autoevolution.com）根据专利内容，警告可能会以视觉和听觉通知的形式展现，让驾驶员有额外的时间来减速，从而避免发生碰撞。实际上，通用在不消灭流行汽车技术的同时，提出了一些非常好的建议。...[详细]
要跟上云数据中心市场的步伐，您需要了解这十大趋势

　　毫不夸张地说，技术是以光速发展的。要跟上云数据中心市场的步伐，把握这些变化十分重要。下面是您需要了解的十大趋势。下面就随模拟电子小编一起来了解一下相关内容吧。　　1.按需访问　　云数据中心主要用于存储信息并提供灾难恢复功能。但是，随着移动应用和物联网(IoT)等新技术的发展，按需访问的需求也在不断增长。用户希望无论从本地设备存储还是云端访问数据，都能享受到同样的用户体验。云数据中心需...[详细]
差异化定位，Lattice不只是一家 FPGA 公司

　　2016年11月，Canyon Bridge Capital Partners以13亿美元的价格溢价30%收购莱迪思半导体，在交易完成以后， Lattice 将会继续以一间独立子公司的型态继续运营。目前，这一交易正在接受美国外资审议委员会(CFIUS)的审批中，据传该基金的部分资金来自于中国政府，但莱迪思半导体并不向美国军方出售芯片，双方预计交易有望于年内完成。下面就随嵌入式小编一起来了解一...[详细]
改变变压器联接方式可消除某些特定次数的谐波

在系统中配置输入一输出不同联接方式的变压器，可消除某些特定次数的谐波。这在单相和三相输入的UPS系统中都有成功的应用。 (1)使用Δ型/Y型变压器可消除3次谐波当前的计算机开关电源(SMPS)和其他单相整流输入的设备(包括中小功率UPS)的输入谐波电流以3n次为主，3次谐波是中线电流大的主要原因(见图4-9)。如果在系统中配置Δ型/Y隔离变压器，则可轻易地消除3次谐波电流的传输，如图4...[详细]
亚马逊推出可防水的新款Kindle Oasis阅读器

亚马逊已经销售Kindle有10年时间，但到目前为止，“防水”功能从来没有出现在其增量技术进步的列表中。该公司刚刚宣布推出新版本的Kindle Oasis，以去年的Kindle设计为基础，具有IPX8防水等级。新的Kindle Oasis 电子阅读器采用7英寸屏幕，一个铝制背部，它比采用柔软触感塑料的Kindles更加优质外观和感觉。与去年的Kindle Oasis不同，后者使用磁性...[详细]
90kw电机软启动瞬间电流多大

一、引言电机作为工业生产中不可或缺的动力设备，其启动方式对电机的使用寿命、能耗以及启动过程中的机械冲击等有着重要影响。传统的直接启动方式虽然简单，但启动电流大，对电网和电机本身都存在一定的影响。软启动技术作为一种新型的电机启动方式，可以有效降低启动电流，减少启动过程中的机械冲击，提高电机的使用寿命和运行效率。二、软启动技术的原理软启动技术概述软启动技术是指在电机启动过程中，通过控...[详细]