MC9S12HY64
Reference Manual
Covers MC9S12HY/HA Family
S12
Microcontrollers
MC9S12HY64RMV1
Rev. 1.02
11/2009
freescale.com
To provide the most up-to-date information, the revision of our documents on the World Wide Web will be
the most current. Your printed copy may be an earlier revision. To verify you have the latest information
available, refer to:
http://freescale.com/
A full list of family members and options is included in the appendices.
The following revision history table summarizes changes contained in this document.
This document contains information for all constituent modules, with the exception of the CPU. For CPU
information please refer to
CPU12-1
in the
CPU12 & CPU12X Reference Manual.
Revision History
Date
July, 2009
Aug, 2009
Nov, 2009
Revision
Level
1.00
1.01
1.02
initial v1.00 version
update SCI block guide, update motor pad input leakage in Appendix A
update FTMRC block guide, update MC10B8C block guide, minor update in
chapter 1, minor typo correction in Appendix F
Description
Chapter 1
Chapter 2
Chapter 3
Chapter 4
Chapter 5
Chapter 6
Chapter 7
Chapter 8
Chapter 9
305
Chapter 10
Chapter 11
Chapter 12
Chapter 13
Chapter 14
Chapter 15
Chapter 16
Chapter 17
Chapter 18
Chapter 19
Device Overview MC9S12HY/HA-Family . . . . . . . . . . . . . . . . . 11
Port Integration Module (S12HYPIMV1) . . . . . . . . . . . . . . . . . . 53
Memory Map Control (S12PMMCV1) . . . . . . . . . . . . . . . . . . . 135
Interrupt Module (S12SINTV1). . . . . . . . . . . . . . . . . . . . . . . . . 151
Background Debug Module (S12SBDMV1) . . . . . . . . . . . . . . 159
Debug Module (S12SDBGV2) . . . . . . . . . . . . . . . . . . . . . . . . . 183
Clock, Reset and Power Management Unit (S12CPMU) . . . . 225
Analog-to-Digital Converter (ADC12B8CV1) . . . . . . . . . . . . . 279
Freescale’s Scalable Controller Area Network (S12MSCANV3).
Inter-Integrated Circuit (IICV3) . . . . . . . . . . . . . . . . . . . . . . . . 359
Pulse-Width Modulator (S12PWM8B8CV1) . . . . . . . . . . . . . . 387
Serial Communication Interface (S12SCIV5) . . . . . . . . . . . . . 419
Serial Peripheral Interface (S12SPIV5) . . . . . . . . . . . . . . . . . . 457
Timer Module (TIM16B8CV2) . . . . . . . . . . . . . . . . . . . . . . . . . 483
32 KByte Flash Module (S12FTMRC32K1V1). . . . . . . . . . . . . 511
48 KByte Flash Module (S12FTMRC48K1V1). . . . . . . . . . . . . 561
64 KByte Flash Module (S12FTMRC64K1V1). . . . . . . . . . . . . 611
Liquid Crystal Display (LCD40F4BV1) . . . . . . . . . . . . . . . . . . 661
Motor Controller (MC10B8CV1) . . . . . . . . . . . . . . . . . . . . . . . 683
Appendix A Electrical Characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 715
Appendix B Ordering Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 750
Appendix C Package Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 751
Appendix D PCB Layout Guidelines . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 757
Appendix E Derivative Differences . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 761
MC9S12HY/HA-Family Reference Manual, Rev. 1.02
Freescale Semiconductor
3
Appendix F Detailed Register Address Map. . . . . . . . . . . . . . . . . . . . . . . . 762
MC9S12HY/HA-Family Reference Manual, Rev. 1.02
4
Freescale Semiconductor
Chapter 1
Device Overview MC9S12HY/HA-Family
1.1
1.2
1.3
1.4
1.5
1.6
1.7
1.8
1.9
1.10
1.11
1.12
1.13
1.14
1.15
Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
Module Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
Device Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
Part ID Assignments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
Signal Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
System Clock Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
Modes of Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
Security . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
Resets and Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
COP Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
ATD External Trigger Input Connection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
S12CPMU Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
Documentation Note . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
Chapter 2
Port Integration Module (S12HYPIMV1)
2.1
2.2
2.3
2.4
2.5
Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
External Signal Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
Memory Map and Register Definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127
Initialization Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
Chapter 3
Memory Map Control (S12PMMCV1)
3.1
3.2
3.3
3.4
3.5
3.6
Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135
External Signal Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137
Memory Map and Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137
Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141
Implemented Memory in the System Memory Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . 145
Initialization/Application Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148
Chapter 4
Interrupt Module (S12SINTV1)
4.1
4.2
4.3
Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151
External Signal Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153
Memory Map and Register Definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153
MC9S12HY/HA-Family Reference Manual, Rev. 1.02
Freescale Semiconductor
5
