D at a S hee t, DS 3, A ug . 2 00 2
FALC56
E1/T1/J1 Framer and Line
Interface Component for Long-
and Short-Haul Applications
PEB 2256 HT Version 1.2
PEB 2256 E Version 1.2
W i re d
Communications
N e v e r
s t o p
t h i n k i n g .
Data Sheet
Revision History:
Previous Version:
Page
479
2002-08-27
DS 2
DS 3
Subjects (major changes since last revision)
P-LBGA-81-1 Package Outline
For questions on technology, delivery and prices please contact the Infineon
Technologies Offices in Germany or the Infineon Technologies Companies and
Representatives worldwide: see our webpage at http://www.infineon.com
ABM
®,
ABM
®
, ACE
®
, AOP
®
, ARCOFI
®
, ASM
®
, ASP
®
, DigiTape
®
, DuSLIC
®
, EPIC
®
,
ELIC
®
, FALC
®
, GEMINAX
®
, IDEC
®
, INCA
®
, IOM
®
, IPAT
®
-2, ISAC
®
, ITAC
®
, IWE
®
,
IWORX
®
, MUSAC
®
, MuSLIC
®
, OCTAT
®
, OptiPort
®
, POTSWIRE
®
, QUAT
®
,
QuadFALC
®
, SCOUT
®
, SICOFI
®
, SIDEC
®
, SLICOFI
®
, SMINT
®
, SOCRATES
®
,
VINETIC
®
, 10BaseV
®
, 10BaseVX
®
are registered trademarks of Infineon
Technologies AG.
10BaseS™, EasyPort™ are trademarks of Infineon Technologies AG.
Edition 2002-08-27
Published by Infineon Technologies AG,
St.-Martin-Strasse 53,
D-81541 München, Germany
©
Infineon Technologies AG 2002.
All Rights Reserved.
Attention please!
The information herein is given to describe certain components and shall not be considered as warranted
characteristics.
Terms of delivery and rights to technical change reserved.
We hereby disclaim any and all warranties, including but not limited to warranties of non-infringement, regarding
circuits, descriptions and charts stated herein.
Infineon Technologies is an approved CECC manufacturer.
Information
For further information on technology, delivery terms and conditions and prices please contact your nearest
Infineon Technologies Office in Germany or our Infineon Technologies Representatives worldwide.
Warnings
Due to technical requirements components may contain dangerous substances. For information on the types in
question please contact your nearest Infineon Technologies Office.
Infineon Technologies Components may only be used in life-support devices or systems with the express written
approval of Infineon Technologies, if a failure of such components can reasonably be expected to cause the failure
of that life-support device or system, or to affect the safety or effectiveness of that device or system. Life support
devices or systems are intended to be implanted in the human body, or to support and/or maintain and sustain
and/or protect human life. If they fail, it is reasonable to assume that the health of the user or other persons may
be endangered.
FALC56 V1.2
PEB 2256
Table of Contents
1
1.1
1.2
1.3
2
2.1
2.2
2.3
3
3.1
3.2
3.3
3.3.1
3.3.1.1
3.3.1.2
3.3.1.3
3.3.2
3.3.3
Page
18
19
23
24
26
26
27
29
50
50
51
52
52
52
53
55
57
59
60
60
60
60
61
61
61
62
63
65
66
69
69
70
70
73
73
74
76
76
77
79
79
Introduction
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Logic Symbol
............................................
Typical Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Pin Descriptions
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Pin Diagram P-MQFP-80-1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Pin Diagram P-LBGA-81-1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Pin Definitions and Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Functional Description E1/T1/J1
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Functional Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Functional Blocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Microprocessor Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Mixed Byte/Word Access to the FIFOs . . . . . . . . . . . . . . . . . . . . . . .
FIFO Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Interrupt Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Boundary Scan Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Master Clocking Unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4
Functional Description E1
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.1
Receive Path in E1 Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.1.1
Receive Line Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.1.2
Receive Short and Long-Haul Interface . . . . . . . . . . . . . . . . . . . . . . . . .
4.1.3
Receive Equalization Network (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.1.4
Receive Line Attenuation Indication (E1) . . . . . . . . . . . . . . . . . . . . . . . .
4.1.5
Receive Clock and Data Recovery (E1) . . . . . . . . . . . . . . . . . . . . . . . .
4.1.6
Receive Line Coding (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.1.7
Receive Line Monitoring Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.1.8
Loss-of-Signal Detection (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.1.9
Receive Jitter Attenuator (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.1.10
Jitter Tolerance (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.1.11
Output Jitter (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.1.12
Framer/Synchronizer (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.1.13
Receive Elastic Buffer (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.1.14
Receive Signaling Controller (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.1.14.1
HDLC or LAPD access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.1.14.2
Support of Signaling System #7 . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.1.14.3
Sa-Bit Access (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.1.14.4
Channel Associated Signaling CAS (E1, serial mode) . . . . . . . . . . .
4.1.14.5
Channel Associated Signaling CAS (E1, µP access mode) . . . . . . .
4.2
Framer Operating Modes (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.2.1
General . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Data Sheet
3
2002-08-27
FALC56 V1.2
PEB 2256
Table of Contents
4.2.2
4.2.2.1
4.2.2.2
4.2.2.3
4.2.2.4
4.2.3
4.2.3.1
4.2.3.2
4.2.3.3
4.2.3.4
4.2.3.5
4.2.3.6
4.2.3.7
4.2.3.8
4.3
4.3.1
4.3.2
4.3.3
4.3.4
4.3.5
4.3.6
4.3.7
4.4
4.4.1
4.4.2
4.4.3
4.4.4
4.4.5
4.4.6
4.4.7
4.4.7.1
4.4.7.2
4.4.7.3
4.4.7.4
4.4.7.5
4.5
4.5.1
4.5.1.1
4.5.2
4.5.2.1
4.5.3
4.6
Page
Doubleframe Format (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
Transmit Transparent Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
Synchronization Procedure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
A-Bit Access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
Sa-Bit Access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
CRC-Multiframe (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
Synchronization Procedure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84
Automatic Force Resynchronization (E1) . . . . . . . . . . . . . . . . . . . . . 85
Floating Multiframe Alignment Window (E1) . . . . . . . . . . . . . . . . . . . 85
CRC4 Performance Monitoring (E1) . . . . . . . . . . . . . . . . . . . . . . . . . 85
Modified CRC4 Multiframe Alignment Algorithm (E1) . . . . . . . . . . . . 85
A-Bit Access (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86
Sa-Bit Access (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87
E-Bit Access (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
Additional Receive Framer Functions (E1) . . . . . . . . . . . . . . . . . . . . . . . . 90
Error Performance Monitoring and Alarm Handling . . . . . . . . . . . . . . . . 90
Auto Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91
Error Counter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
Errored Second . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
One-Second Timer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
In-Band Loop Generation and Detection . . . . . . . . . . . . . . . . . . . . . . . . 92
Time Slot 0 Transparent Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
Transmit Path in E1 Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94
Transmitter (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94
Transmit Line Interface (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95
Transmit Jitter Attenuator (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
Transmit Elastic Buffer (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97
Programmable Pulse Shaper (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
Transmit Line Monitor (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
Transmit Signaling Controller (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99
HDLC or LAPD access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99
Support of Signaling System #7 . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
Sa-Bit Access (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
Channel Associated Signaling CAS (E1, serial mode) . . . . . . . . . . 101
Channel Associated Signaling CAS (E1, µP access mode) . . . . . . 101
System Interface in E1 Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102
Receive System Interface (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105
Receive Offset Programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
Transmit System Interface (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109
Transmit Offset Programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111
Time Slot Assigner (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113
Test Functions (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
4
2002-08-27
Data Sheet
FALC56 V1.2
PEB 2256
Table of Contents
4.6.1
4.6.2
4.6.3
4.6.4
4.6.5
4.6.6
4.6.7
Page
114
114
115
116
117
118
118
119
119
119
119
120
120
120
121
123
124
125
128
129
129
129
134
134
135
137
137
137
138
139
139
139
140
142
142
143
143
144
145
146
146
146
Pseudo-Random Binary Sequence Generation and Monitor . . . . . . . .
Remote Loop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Payload Loop-Back . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Local Loop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Single Channel Loop-Back . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Alarm Simulation (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Single Bit Defect Insertion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5
Functional Description T1/J1
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.1
Receive Path in T1/J1 Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.1.1
Receive Line Interface (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.1.2
Receive Short and Long-Haul Interface (T1/J1) . . . . . . . . . . . . . . . . .
5.1.3
Receive Equalization Network (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . .
5.1.4
Receive Line Attenuation Indication (T1/J1) . . . . . . . . . . . . . . . . . . . .
5.1.5
Receive Clock and Data Recovery (T1/J1) . . . . . . . . . . . . . . . . . . . . .
5.1.6
Receive Line Coding (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.1.7
Receive Line Monitoring Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.1.8
Loss-of-Signal Detection (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.1.9
Receive Jitter Attenuator (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.1.10
Jitter Tolerance (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.1.11
Output Jitter (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.1.12
Framer/Synchronizer (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.1.13
Receive Elastic Buffer (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.1.14
Receive Signaling Controller (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . .
5.1.14.1
HDLC or LAPD access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.1.14.2
Support of Signaling System #7 . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.1.14.3
CAS Bit-Robbing (T1/J1, serial mode) . . . . . . . . . . . . . . . . . . . . . . .
5.1.14.4
CAS Bit-Robbing (T1/J1, µP access mode) . . . . . . . . . . . . . . . . . . .
5.1.14.5
Bit Oriented Messages in ESF-DL Channel (T1/J1) . . . . . . . . . . . .
5.1.14.6
4 kbit/s Data Link Access in F72 Format (T1/J1) . . . . . . . . . . . . . . .
5.2
Framer Operating Modes (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.2.1
General . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.2.2
General Aspects of Synchronization . . . . . . . . . . . . . . . . . . . . . . . . . .
5.2.3
Addition for F12 and F72 Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.2.4
4-Frame Multiframe (F4 Format, T1/J1) . . . . . . . . . . . . . . . . . . . . . . .
5.2.4.1
Synchronization Procedure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.2.5
12-Frame Multiframe (D4 or SF Format, T1/J1) . . . . . . . . . . . . . . . . .
5.2.5.1
Synchronization Procedure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.2.6
Extended Superframe (F24 or ESF Format, T1/J1) . . . . . . . . . . . . . . .
5.2.6.1
Synchronization Procedures . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.2.6.2
Remote Alarm (yellow alarm) Generation/Detection . . . . . . . . . . . .
5.2.6.3
CRC6 Generation and Checking (T1/J1) . . . . . . . . . . . . . . . . . . . . .
5.2.7
72-Frame Multiframe (SLC96 Format, T1/J1) . . . . . . . . . . . . . . . . . . .
Data Sheet
5
2002-08-27
