PSD934F5V-15MT,PSD934F5V-15MT pdf中文资料,PSD934F5V-15MT引脚图,PSD934F5V-15MT电路-Datasheet-电子工程世界

文档预览

PSD834F2V

Flash PSD, 3.3V Supply, for 8-bit MCUs

2 Mbit + 256 Kbit Dual Flash Memories and 64 Kbit SRAM

PRELIMINARY DATA

FEATURES SUMMARY

FLASH IN-SYSTEM PROGRAMMABLE (ISP)

PERIPHERAL FOR 8-BIT MCUs

3.3 V±10% SINGLE SUPPLY VOLTAGE

2 MBIT OF PRIMARY FLASH MEMORY (8

UNIFORM SECTORS, 32K x 8)

256 KBIT SECONDARY FLASH MEMORY (4

UNIFORM SECTORS)

64 KBIT OF BATTERY-BACKED SRAM

OVER 3,000 GATES OF PLD: DPLD and CPLD

27 RECONFIGURABLE I/O PORTS

ENHANCED JTAG SERIAL PORT

PROGRAMMABLE POWER MANAGEMENT

HIGH ENDURANCE:

– 100,000 Erase/WRITE Cycles of Flash

Memory

– 1,000 Erase/WRITE Cycles of PLD

Figure 1. Packages

PQFP52 (M)

PLCC52 (J)

November 2003

This is preliminary information on a new product now in development or undergoing evaluation. Details are subject to change without notice.

Rev. 2.0

1/95

PSD834F2V

TABLE OF CONTENTS

SUMMARY DESCRIPTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5

KEY FEATURES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

PSD ARCHITECTURAL OVERVIEW . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

Memory. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

Page Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

PLDs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

I/O Ports . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

MCU Bus Interface. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

JTAG Port. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

In-System Programming (ISP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

Power Management Unit (PMU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

DEVELOPMENT SYSTEM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

PIN DESCRIPTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

PSD REGISTER DESCRIPTION AND ADDRESS OFFSET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

DETAILED OPERATION. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

MEMORY BLOCKS. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

Primary Flash Memory and Secondary Flash memory Description . . . . . . . . . . . . . . . . . . . . . 15

Memory Block Select Signals. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

INSTRUCTIONS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

Power-down Instruction and Power-up Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

READ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

Programming Flash Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

Erasing Flash Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

Specific Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

SRAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

Sector Select and SRAM Select . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

Page Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

2/95

PSD834F2V

PLDS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

The Turbo Bit in PSD. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

Decode PLD (DPLD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

Complex PLD (CPLD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

Output Macrocell (OMC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

Product Term Allocator. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

Input Macrocells (IMC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

MCU BUS INTERFACE. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

I/O PORTS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

General Port Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

Port Operating Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

MCU I/O Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

PLD I/O Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

Address Out Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

Address In Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49

Data Port Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49

Peripheral I/O Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49

JTAG In-System Programming (ISP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49

Port Configuration Registers (PCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50

Port Data Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51

Ports A and B – Functionality and Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52

Port D Structure. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54

Port D – Functionality and Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54

Port D Structure. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54

POWER MANAGEMENT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56

PLD Power Management. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59

PSD Chip Select Input (CSI, PD2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60

Input Clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60

Input Control Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60

3/95

PSD834F2V

RESET TIMING AND DEVICE STATUS AT RESET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

Warm Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

I/O Pin, Register and PLD Status at Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

Reset of Flash Memory Erase and Program Cycles. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

PROGRAMMING IN-CIRCUIT USING THE JTAG SERIAL INTERFACE . . . . . . . . . . . . . . . . . . . . . . 63

Standard JTAG Signals. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63

JTAG Extensions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

Security and Flash memory Protection. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

INITIAL DELIVERY STATE. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

AC/DC PARAMETERS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65

MAXIMUM RATING. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68

DC AND AC PARAMETERS. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69

PACKAGE MECHANICAL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86

PART NUMBERING . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91

PQFQ52 PIN ASSIGNMENTS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92

PLCC52 PIN ASSIGNMENTS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93

REVISION HISTORY. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94

4/95

PSD834F2V

SUMMARY DESCRIPTION

The PSD family of memory systems for microcon-

trollers (MCUs) brings In-System-Programmability

(ISP) to Flash memory and programmable logic.

The result is a simple and flexible solution for em-

bedded designs. PSD devices combine many of

the peripheral functions found in MCU based ap-

plications.

The CPLD in the PSD devices features an opti-

mized macrocell logic architecture. The PSD mac-

rocell was created to address the unique

requirements of embedded system designs. It al-

lows direct connection between the system ad-

dress/data bus, and the internal PSD registers, to

simplify communication between the MCU and

other supporting devices.

The PSD device includes a JTAG Serial Program-

ming interface, to allow In-System Programming

(ISP) of the

entire device.

This feature reduces de-

velopment time, simplifies the manufacturing flow,

and dramatically lowers the cost of field upgrades.

Using ST’s special Fast-JTAG programming, a de-

sign can be rapidly programmed into the PSD in as

little as seven seconds.

The innovative PSD family solves key problems

faced by designers when managing discrete Flash

memory devices, such as:

– First-time In-System Programming (ISP)

– Complex address decoding

– Simulataneous READ and WRITE to the

device.

The JTAG Serial Interface block allows In-System

Programming (ISP), and eliminates the need for

an external Boot EPROM, or an external program-

mer. To simplify Flash memory updates, program

execution is performed from a secondary Flash

memory while the primary Flash memory is being

updated. This solution avoids the complicated

hardware and software overhead necessary to im-

plement IAP.

ST makes available a software development tool,

PSDsoft Express, that generates ANSI-C compli-

ant code for use with your target MCU. This code

allows you to manipulate the non-volatile memory

(NVM) within the PSD. Code examples are also

provided for:

– Flash memory IAP via the UART of the host

MCU

– Memory paging to execute code across several

PSD memory pages

– Loading, reading, and manipulation of PSD

macrocells by the MCU.

5/95

分享点学单片机以来的一些资料: 超经典的学习板proteus仿真分享点学单片机以来的一些资料又熬夜了，回锅肉 20210 仔细看...; 成都回锅肉下载中心专版

新人求教，舵机的控制问题: 本帖最后由 paulhyde 于 2014-9-15 08:58 编辑我编了个舵机控制程序，想...; zhuokj 电子竞赛

uart与超级终端之间是什么关系: 在程序中并没有显示调用超级终端，但可以使用，不知道为什么 uart与超级终端之间是什么关系超级终端...; 鹏晨嵌入式系统

移动支付新体验下的NFC与安全芯片趋势: 本帖最后由 jameswangsynnex 于 2015-3-3 19:50 编辑移动设备正极...; azhiking 移动便携

最新版 StellarisWare 7611 下载: TI 网站上现在下东西比较麻烦一点，共享一个，需要的就下载吧。打开附件就知道怎么下了。本帖最...; Study_Stellaris 微控制器 MCU

自己画的STM32F407VET6板子，分享个以太网程序: 板子是之前自己画的STM32F407VET6的，PHY收发器用的DP83848，代码移植自官方开发板...; 月光疾風 stm32/stm8

汽车行驶速度的PID控制系统仿真分析

最近学习一下Simulink中PID控制器的使用算法，翻阅了一些书籍和论文，出现最多的例子就是汽车行驶速度的PID控制仿真。今天我们先提出汽车行驶的物理背景，再对其建模，最后进行simulink仿真分析。背景：汽车行驶系统PID控制系统实质上是个速度反馈控制系统，通过系统的输出信号改变系统的输入信号，其工作原理为： (1)汽车的速度操纵机构的位置发生改变以设置汽车的速度，因为操纵机构的不...[详细]
揭开断路器频繁误跳闸的秘密

摘要：许多商业和工业的装置都为断路器的频繁误跳闸所烦扰，而且这些跳闸是随机的，令人费解，但您绝对不会想到造成跳闸的幕后黑手竟然是过流。为了找出造成故障的原因，我们用电流钳表对设备电流进行测量，然而发现几个钳表所测电流值相差非常大，例如下图的现场测试图所示。那么哪个值才是正确的呢？图2是该电流的波形。图 1 左边电流为5.92A，右边电流为4.05A 图2 ...[详细]
解读STM32最小系统那些事

一：电源无论是否使用模拟部分和AD部分，MCU外围出去VCC和GND，VDDA、VSSA、Vref(如果封装有该引脚)都必需要连接，不可悬空。对于每组对应的VDD和GND都应至少放置一个104的陶瓷电容用于滤波，并接该电容应放置尽量靠近MCU。用万用表测试供电电压是否正确，调试时最好用数字电源供电，以便过压或过流烧坏板子，电压最好一步一步从进线端测试到芯片供电端。二：启动选择 Boo...[详细]
智能硬件和物联网新创公司的差异化成功之路

最近两年风险投资和新创公司纷纷涉足VR硬件和可穿戴智能硬件的产品开发，但成功者寥寥无几。除了市场不成熟的原因外，同质化严重是失败的主要因素。如何增加人工智能时代的创业成功概率呢?业界专家认为，订制化设计自己的SoC是一条可以尝试和探索的途径。ARM推出的DesignStart项目使得低成本快速订制化SoC成为现实。下面就随网络通信小编一起来了解一下相关内容吧。智能硬件和物联网新创公司...[详细]
中国三大通信运营商能耗占全国总能耗千分之二

当智能城市、智慧交通成为当下热点，支持其发展的底层技术之一——5G备受业内外关注。在3月24日举行的博鳌亚洲分论坛上，“信息随心至万物触手及”的5G论坛座无虚席。相比以前3G、4G的发展主要是芯片厂家、研究组织和高校主导，现在全社会、全行业都在关心5G的发展。而与以往的技术相比，在众多参会者看来，5G在研发过程就不同于4G，最重要的就是涉及垂直行业。爱立信董事长雷夫·约翰...[详细]
罗克韦尔自动化全球路演落地津门实现数字化转型

全球最大的致力于工业自动化与信息化的公司之一罗克韦尔自动化 (NYSE: ROK)今日正式启动“罗克韦尔自动化全球路演”（RAOTM）天津站活动，来自全国各地的1000多位客户和行业专家齐聚天津，聚焦工业物联网、人工智能、数字化转型以及SEEE（安全、环保、节能和高效）等话题，共同交流与探讨如何通过构建“互联企业”实现智能制造。此次活动是2019年罗克韦尔自动化全球路演在中国的唯一一站，旨...[详细]
外媒：中国禁止向俄罗斯出口龙芯处理器

据外媒（tomshardware）报道，中国已禁止向俄罗斯和其他国家出口基于LoongArch架构的龙芯处理器，理由是龙芯处理器被认为具有战略重要性。此前一些俄罗斯电子制造商已经对龙芯处理器进行了测试，并准备把它作为英特尔X86处理器和AMD的替代品。据俄罗斯当地消息人士透露，这不会对当地市场产生直接影响，但它可能会使俄罗斯无法找到能替代英特尔和AMD的处理器。一位消息人士...[详细]
基于单片机控制的以太网交换机设计与实现

　　引言　　随着计算机性能的提高及通信量的聚增，传统局域网已经越来越超出了自身负荷，交换式以太网技术应运而生，大大提高了局域网的性能。网络交换机能显著的增加带宽，可以建立地理位置相对分散的网络。局域网交换机的每个端口可并行、安全、实时传输信息，而且性能稳定、结构灵活、易于安装、便于管理，能很好地满足企业网和电信运营商宽带接入的需求。　　 1 网络交换机的硬件设计　　随着人们对网络...[详细]
苹果与谷歌并购家数大比拼

DIGITIMES Research 观察与比较苹果(Apple)和 Google 自创立以来至今的并购记录，发现苹果于2013年开始积极发动并购，一年内并购了12家企业，较过往每年最多并购6家企业的数目多出一倍。而 Google 自2006年开始每年积极并购，除2008年、2009年受全球景气影响，使并购家数低于10家外，每年均并10家以上的企业，其中2010年、2011年景气好转期，更是每年...[详细]
玩家国度神枪3评测：顶级配置+极限性能

枪神是玩家国度的次顶级游戏笔记本系列，从名字就能看出它瞄准的是FPS射击游戏玩家。它搭配英特尔i7标压处理器、RTX高端显卡，大容量SSD等，在性能、便携、稳定性和价格方面追求平衡，从诞生之初受到了“吃鸡”玩家的热情追捧，是目前玩家国度销量最大的万元以上电竞游戏本。今年，玩家国度将枪神系列再次升级，推出15.6英寸的枪神3，17.3英寸的枪神3plus，今天我们评测的是售价17999元，配...[详细]
仙知机器人的使用注意事项及安全防护措施浅析

“知否知否？你可知道？” “知了知了，当然知得，安全操作机器人最为重要。” 今天，小仙为自己带盐（代言），向大家介绍仙知机器人的使用注意事项及安全防护措施。在运输期间，确保适当安装负载，由于机器人倾翻或负载掉落导致人身伤害的危险。仅使用原装充电器，使用非制造商提供的其他充电器会损坏，可能引发火灾。切勿不负责任地驾驶车辆，不应越过边缘驾驶机器人，或以其他方式不负责任...[详细]
基于FPGA的IJF数字基带编码的实现

1 引言 20世纪80年代初，加拿大渥太华大学的费赫教授（K.Feher）领导的科研小组发明了IJF－OQPSK调制技术。IJF－OQPSK中文名称叫做无码间干扰和抖动-交错正交相移键控。他是现代数字恒包络调制技术中新型的调制技术之一。进行这种调制时，首先要对数字基带信号进行IJF编码，将其变换成一种无码间干扰和抖动、频谱主瓣窄、具有快速滚降的基带波形，然后再用OQPSK调制。这样...[详细]
康奈尔大学研发出一种可跟踪面部表情的耳机

康奈尔大学的研究人员开发出了一种耳机名为C-Face，该耳机可以跟踪佩戴者的面部表情，监视脸颊轮廓从而将佩戴者的表情转化成表情符号，例如，我们在网上与人视频时不必打开摄像头也能清楚的表达自己的情绪。康奈尔大学SciFi实验室主任、C-Face论文作者Cheng Zhang表示：“该设备比现有的耳挂式穿戴技术都更简单，且功能更强大。在以前，可穿戴的面部跟踪技术都需要在面部安装多个传感器，但却只能...[详细]
由Mifare 1卡破解带来的危险以及应对方法

今年年初以来，一个消息的传出震惊了整个IC卡行业。最近，德国和美国的研究人员成功地破解了NXP的Mifare1芯片的安全算法。Mifare1芯片主要用于门禁系统访问控制卡，以及一些小额支付卡，应用范围已覆盖全球。因此这项“成果”引起了不小的恐慌，因为一个掌握该破解技术的小偷可以克隆任何一个门禁卡，从而自由进出政府机关大楼或公司办公室；可以批量的克隆或伪造各种储值卡大肆购物而不被发现。国内...[详细]
国标融合芯片：成功进入商用阶段

　　国标融合芯片集中包含了国家标准所指定的各种工作模式，它是一个地面电视接收机的核心器件。日前，从卓胜微电子(上海)有限公司(下称“卓胜微电子”)获得的最新消息称，继2008年1月成功发布国标单多载波融合芯片MXD1320后，卓胜微电子又与台积电合作在3月初完成了MXD1320的第一批批量生产，并与创维、三星等厂家合作推出多款终端产品，成功进入商用阶段。　　在卓胜微电子之前，2007年8月22...[详细]