VIS
Description
Preliminary
VP464641641B,VP864641641B
4M, 8MX64-Bit
SDRAM SODIMM Module
The VP464641641B and VP864641641B are 4Mx64-bit and 8Mx64-bit small-outline dual-in-line syn-
chronous dynamic RAM module (SODIMM). It is mounted with 4/8 pieces of 4Mx16 synchronous DRAM
(VG36641641BT), and each in a standard 54 pin TSOP package. Decoupling capacitors are mounted on
power supply line for noise reduction. The module use serial presence detects implemented via a 2k-bit
EEPROM component.
Features
VP464641641B, VP864641641B :
• Comply to Intel pc 100 spuitication
• Single 3.3V (
±
0.3V
) power supply
• Utilizes -8H, -8L, -10 SDRAM components
• 32MB (VP464641641B) and 64MB (VP864641641B)
• Fully synchronous with all signals referenced to a positive clock edge
• Nonbuffered
• Programmable burst length (1,2,4,8 & Full page)
• Programmable wrap sequence (Sequential/Interleave)
• Automatic precharge and controlled precharge
• Auto refresh and self refresh modes
• I/O level : LVTTL interface
• Random column access in every cycle
• 4096 refresh cycles/64ms
• Serial Presence Detect (SPD)
• JEDEC Standard pinout
• Performance Options (at 100MHz)
Marking
-8H
-8L
-10
unit: clock
SDRAMs
-8H
-8L
-10
CL
2
3
3
T
RCD
2
2
3
T
RP
2
2
3
T
RC
7
7
8
Document:1G5-0122
Rev.2
Page 1
VIS
PIN ASSIGNMENT (Front View)
Preliminary
VP464641641B,VP864641641B
4M, 8MX64-Bit
SDRAM SODIMM Module
VG36641641BT
VG36641641BT
VG36641641BT
VG36641641BT
PIN CONFIGURATION
PIN
Number
1
3
5
7
9
11
13
15
17
19
21
23
25
27
29
31
33
35
37
39
41
43
45
47
49
51
53
55
57
59
61
63
65
67
69
71
Document:1G5-0122
1
2
Front side
Pin Name
V
SS
DQ0
DQ1
DQ2
DQ3
V
DD
DQ4
DQ5
DQ6
DQ7
V
SS
DQMB0
DQMB1
V
DD
A0
A1
A2
V
SS
DQ8
DQ9
DQ10
DQ11
V
DD
DQ12
DQ13
DQ14
DQ15
V
SS
NC
NC
CK0
V
DD
RAS
WE
CS0
CS1
PIN
Number
2
4
6
8
10
12
14
16
18
20
22
24
26
28
30
32
34
36
38
40
42
44
46
48
50
54
56
58
60
64
66
68
70
74
76
78
Back side
Pin Name
V
SS
DQ32
DQ33
DQ34
DQ35
V
DD
DQ36
DQ37
DQ38
DQ39
V
SS
DQMB4
DQMB5
V
DD
A3
A4
A5
V
SS
DQ40
DQ41
DQ42
DQ43
V
DD
DQ44
DQ45
DQ46
DQ47
V
SS
NC
NC
CKE0
V
DD
CAS
CKE1
NC
NC
PIN
Number
73
75
77
79
81
83
85
87
89
91
93
95
97
99
101
103
105
107
109
111
113
115
117
119
121
123
125
127
129
131
133
135
137
139
141
143
Rev.2
Front side
Pin Name
NC
V
SS
NC
NC
V
DD
DQ16
DQ17
DQ18
DQ19
V
SS
DQ20
DQ21
DQ22
DQ23
V
DD
A6
A8
V
SS
A9
A10
V
DD
DQMB2
DQMB3
V
SS
DQ24
DQ25
DQ26
DQ27
V
DD
DQ28
DQ29
DQ30
DQ31
V
SS
SDA
V
DD
PIN
Number
74
76
78
80
82
84
86
88
90
92
94
96
98
100
102
104
106
108
110
112
114
116
118
120
122
124
126
128
130
132
134
136
138
140
142
144
Back side
Pin Name
CK1
V
SS
NC
SPD
143 Front
144 Back
NC
V
DD
DQ48
DQ49
DQ50
DQ51
V
SS
DQ52
DQ53
DQ54
DQ55
V
DD
A7
BA0
V
SS
BA1
A11
V
DD
DQMB6
DQMB7
V
SS
DQ56
DQ57
DQ58
DQ59
V
DD
DQ60
DQ61
DQ62
DQ63
V
SS
SCL
V
DD
Page 2
VIS
PIN DESCRIPTION
Pin Name
A0 ~ A11
DQ0 ~ DQ63
RAS
CAS
WE
BA0, BA1
CKE
CS0, CS1
Function
Address input
Data-in/Data - out
Row address strobe
Preliminary
VP464641641B,VP864641641B
4M, 8MX64-Bit
SDRAM SODIMM Module
Pin Name
DQMB0 ~ DQMB7
CK0, CK1
V
DD
V
SS
Function
DQ mask enable
Clock input
power
Ground
Column address strobe
Write enable
Bank address
Clock enable
Chip select
SCL
SDA
NC
Serial clock
Serial data I/O
No connect
Document:1G5-0122
Rev.2
Page 3
VIS
Block Diagram (4M x 64)
CS0
DQMB0
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQMB1
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DQML
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQMU
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
CS
U0
Preliminary
VP464641641B,VP864641641B
4M, 8MX64-Bit
SDRAM SODIMM Module
DQMB4
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DQMB5
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DQML
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQMU
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
CS
U2
DQMB2
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQMB3
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
DQML
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQMU
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
CS
U1
DQMB6
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DQMB7
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
DQML
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQMU
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
CS
U3
Serial PD
A0 ~ A11
SDRAM U0 ~ U3
SDRAM U0 ~ U3
SDRAM U0 ~ U3
SDRAM U0 ~ U3
SDRAM U0 ~ U3
SDRAM U0 ~ U3
SCL
A0
A1
A2
SDA
BA0 & BA1
RAS
CAS
WE
CKE0
CK0
10
Ω
SDRAM U0 ~ U3
V
DD
CK1
10
Ω
SDRAM U4 ~ U7
0.1
µ
F
V
SS
To all SDRAMs
Document:1G5-0122
Rev.2
Page 4
VIS
Block Diagram (8M x 64)
Preliminary
VP464641641B,VP864641641B
4M, 8MX64-Bit
SDRAM SODIMM Module
CS1
CS0
DQMB0
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQMB1
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DQML
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQMU
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
CS
U0
DQML
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQMU
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
CS
U4
DQMB4
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQMB5
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DQML
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQMU
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
CS
U2
DQML
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQMU
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
CS
U6
DQMB2
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQMB3
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DQML
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQMU
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
CS
U1
DQML
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQMU
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
CS
U5
DQMB6
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQMB7
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DQML
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQMU
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
CS
U3
DQML
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQMU
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
CS
U7
Serial PD
A0 ~ A11
RAS
CAS
WE
CKE0
CKE1
BA0 & BA1
SDRAM U0 ~ U7
SDRAM U0 ~ U7
SDRAM U0 ~ U7
SDRAM U0 ~ U7
SDRAM U0 ~ U3
SDRAM U4 ~ U7
SDRAM U0 ~ U7
SCL
A0
A1
A2
SDA
10
Ω
V
DD
U0/U1/U2/U3
CK0,1
0.1
µ
F
V
SS
To all SDRAMs
10
Ω
U4/U5/U6/U7
Document:1G5-0122
Rev.2
Page 5