文档简介
FPGA中的D触发器时序关系
文档内容节选
RTL Viewer中看到的电路图为：应该是一个D触发器Modelsim testbench仿真波形图为从上图可以看出，PinIn输入引脚的变换只有在下一个clk上升沿的时候才传递到输出PinOut引脚Verilog源码：module VerilogKey clkrstn PinIn PinOut input clk input rstn input PinIn按键输入 output PinOutreg PinOutr按键信息锁存入keyrstalways posedge clk or negedge rstn ifrstn PinOutr 1b1 else PinOutr PinInassign PinOut PinOutr endmodule......
评论
加载更多
推荐下载
查看更多
精选文集
相关视频
-
Verilog RTL编程实践
-
FPGA时序约束
-
领航者ZYNQ开发板视频
-
Verilog HDL数字集成电路设计原理与应用
-
正点原子领航者ZYNQ视频第一期FPGA设计篇
-
赛灵思FPGA开发板图像及其数字处理
推荐帖子
精选电路图
-
家用电源无载自动断电装置的设计与制作
-
PIC单片机控制的遥控防盗报警器电路
-
短波AM发射器电路设计图
-
开关电源的基本组成及工作原理
-
用NE555制作定时器
-
基于TDA2003的简单低功耗汽车立体声放大器电路
