基于NiosII的中值滤波协处理器设计-FPGA/CPLD相关资料下载-EEWORLD下载中心

基于NiosII的中值滤波协处理器设计rar

1星发布者: 论文帝

2013-07-01 | 1积分 | 186.46KB | 0 次下载

下载收藏评论

文档简介

标签：基于NiosII的中值滤波协处理器设计

基于NiosII的中值滤波协处理器设计

加载更多

推荐下载

                        delay_core的映射文件

                        AltiumDesigner基于FPGA嵌入式系统设计

                        verilog除頻器可用於編碼段運用可以穩定電路設計

                        Verilog入门教程

                        基于FGPA的汽车驾驶员辅助系统

                        RGB2YUV和YUV2RGB转换模块

                        基于CPLD和VHDL的CCD驱动时序电路的设计

                        PRLIS2048图像传感器驱动

                        verilog_soft学习资料verilog_soft学习资料verilog_soft学习资料

                        RTL Coding and Optimization Guide for use with Design Compiler

                        VerilogHDL程序设计的指导教材

                        FPGA MP3播放器

                        Libero8.0_教程,希望学习fpga的同学能够得到点帮助。

                        可编程逻辑系统的VHDL设计技术

                        基于ADC的TRUWB数字接收机性能及其FPGA实现

                        面向机器视觉系统的CCD数字相机设计

                        篮球24s计时器

                        密勒码最初用于气象卫星和磁记录

                        Top module name : SHIFTER (File name : SHIFTER.v)2. Input pins: SHIFT [3:0], IN [15:0], SIGN, RIGH

                        FPGACPLD在软件无线电中的工程应用

                        基于FPGA的卷积码Viterbi译码器性能研究

                        VHDL与源代码包

                        基于CPLD 的温度自动控制系统

                        single clock div

                        VHDL function for calculate USB Data CRC

                        maxplus2为开发环境 vhdl编写的自由 计数器 程序

                        一种基于CPLD的高精度测时方法

                        vhdl实验 计数器：generate语句的应用

                        vhdl数字控制系统设计范例程序

                        基于FPGA的一种新型数字鉴频鉴相器的设计

精选文集