基于VHDL的MTM总线主模块有限状态机设计-FPGA/CPLD相关资料下载-EEWORLD下载中心

基于VHDL的MTM总线主模块有限状态机设计rar

1星发布者: PKelect

2013-09-22 | 1积分 | 413.7KB | 0 次下载

文档简介

为了能够更简洁严谨地描述MTM总线的主模块有限状态机的状态转换，同时减少FPGA芯片功耗，提高系统稳定性，文中在分析MTM总线结构和主模块有限状态机模型的基础上，基于VHDL语言采用“单进程”式对该有限状态机进行了设计，并在QuartusⅡ开发软件中实现了对语言代码的编译及程序的时序仿真和功能仿真；通过对仿真波形图的分析验证了该状态机设计的正确性和有效性。

加载更多

推荐下载

                        利用FPGA和硬件描述语言来控制字符型液晶显示器的读写

                        面向智能化手持产品的IDE硬盘驱动器解决方案

                        CPLD的便携式数字存储示波器硬件平台设计

                        NIOS软核嵌入式技术在扩频系统中的应用

                        几个基本的VHDL例子

                        基于FPGA器件的消除按键抖动方法研究

                        累积梳状（CIC）滤波器分析与设计

                        空调温控电路有限状态自动机

                        VerilogHDL实用教程（电子科技大学出版社+1999）

                        通过一个例子简单讲述了Max+PlusII设计的过程

                        NIOS II 常见问题总结

                        The Scientist and Engineer's Guide to Digital Signal Processing

                        基于VHDL的16路可调速彩灯控制器设计

                        基于FPGA的航空全双工以太网交换芯片.pdf

                        本程序是用VHDL编写

                        High-Speed Differential Signaling in Cyclone Devices

                        32×8bit的ROM设计

                        xapp069 - 使用XC9500 JTAG边界扫描接口

                        基于SOPC的可穿戴机多处理器设计

                        FPGA--CPLD数字电路设计经验分享

                        基于FPGA的机器人视频监视系统

                        vga显示时序控制

                        Altera_Modelsim仿真资料

                        IEEE802．3CRC-32的VHDL语言程序实现

                        QUARTUS II 9.0

                        CF VHDLThe CF+ design was designed using the timing diagrams of the Compact Flash specification re

                        基于FPGA的微应变数据采集系统的设计

                        The xapp851.zip archive includes the following subdirectories. The specific contents of each subdi

                        基于FPGA的ECC数字签名方案优化设计

                        椭圆曲线点乘算法的软硬件协同设计研究

精选文集