：首先介绍了DS--UWB系统的的发射与接收模型-FPGA/CPLD相关资料下载-EEWORLD下载中心

：首先介绍了DS--UWB系统的的发射与接收模型rar

1星发布者: PKelect

2014-03-05 | 1积分 | 719B | 0 次下载

文档简介

：首先介绍了DS--UWB系统的的发射与接收模型，然后分析了利用滑动相关法对信道进行估讣，并巾此给出了不同RAKE接收机RAKE合成权系数选取方案。对接收机采用最大比(MRC)、最小均方误差(MM SE)及带均衡器的(MRC)合并系数选取的误码性能进行了仿真和对比。结果表明了带均衡器的MRC—RAKE只用较少的分支就可以达到接收性能明显优于MMSE—RAKE的程度。尤其在信噪比比较大时。这种优势更加明显。

加载更多

推荐下载

                        选择适合您FPGA系统的I/O体系结构

                        推荐!!!!!学ASIC相当不错的教程!!!!还是可以看看的

                        ISE9.1中文教程

                        基于FPGA的高速数字峰值保持器设计

                        支持V2000T，HLS的最新版本xilinx14.3的license

                        基于VHDL的通信编码波形的设计与仿真

                        在QUARTUS II环境下开发的VHDL代码

                        在DDS中波形存储表设计的实现方法

                        基于IEEE1588的同步技术研究与实现

                        7段LED显示VHDL描述

                        vhdl fsm example

                        至芯科技FPGA入门课程3分频器

                        FPC设计规范文献

                        5位的操作数X和Y输入后暂存在寄存器A和B中

                        电梯的VHDL设计

                        QuartusII6、安装手册及license

                        RBF神经网络中指数函数e的FPGA实现

                        高速并行FIR滤波器的FPGA实现

                        DFTTW 资料代码

                        时、分、秒、实现数字钟的基本VHDL源代码。

                        人眼微动机制实时红外图像边缘提取

                        无线通信FPGA 设计源代码

                        ADC0809VHDL控制程序

                        大屏幕图形点阵液晶显示系统的设计

                        Design Compiler User Guide, version Z-2007.03

                        基于VHDL语言的微指令控制的CPU，16位地址线

                        256Mbits (x8) 528 Bytes Page,NAND Flash MemoryVerilog HDL Model User Manual

                        Actel IGLOO系列超低功耗,小封装FPGA

                        Virtex5存储器接口应用指南概述

                        基于VHDL的光电编码器信号处理方法

精选文集