时钟分配和分路传输功能的VHDL语言程序-FPGA/CPLD相关资料下载-EEWORLD下载中心

时钟分配和分路传输功能的VHDL语言程序rar

1星发布者: PKelect

2014-03-05 | 1积分 | 8.29KB | 0 次下载

下载收藏评论

文档简介

标签：时钟分配和分路传输功能的VHDL语言程序

时钟分配和分路传输功能的VHDL语言程序，用于程控交换机功能时钟分配和分路传输功能

加载更多

推荐下载

                        采用QuartusII5.0软件编译增强技术，提高高密度FPGA设计工作效率

                        有关于加法器的vhdl编程

                        U-BOOT的前面的程序,后面还要加上去

                        VHDL数字控制系统设计范代码

                        基于NiosⅡ的电力机车速度信号处理片上系统设计

                        重定时、展开、折叠与亚稳态

                        Analog Solutions for Xilinx FPGAs

                        扩频通信芯片STEL-2000A的FPGA实现

                        CPLD FPGA常用模块与综合系统设计实例精讲

                        SPI串口的内核实现（vhdl）,可以用qII等软件直接加到FPGA或者CPLD里面.

                        基于CPLD芯片的光栅信号细分模块的设计

                        华为内部技术资料《同步电路设计规范 》

                        数控系统中的光纤串行通信

                        触发器verilog代码实现

                        基于FPGA的数字X线实时显示处理系统

                        利用WinDriver实现链式DMA

                        基于MicroBlaze软核的FPGA片上系统设计

                        基于NiosⅡ软核的近红外温度的温度测量

                        ZTOOL(计算布线阻抗的工具)

                        fpga管脚电流电压设置

                        扳动定义为“开始”（即enable）的开关后

                        CIC - Basic Cadence Lessons

                        应用分布式算法在FPGA平台实现FIR低通滤波器

                        基于Synplify Synplify Pro的FPGA高级综合设计

                        基于FPGA的模糊自整定PID控制器的研究

                        基于 FPGA 的实时 QRS 波检测系统设计

                        FPGA(赛灵思)试验箱实验程序

                        在FPGA中实现包含有SynopsysDesignWareIP的RTL代码2005

                        全电视信号编码器

                        DVI输出图像选区截取的FPGA实现.pdf

精选文集