文档简介
标签：
高速数字PCB
互连设计信号完整性研究
随着时钟频率、总线带宽和速度的增长，互连系统对整个系统的影响越来越大，在
某些场合更已成为决定系统性能最主要的因素。而其在未来，这种趋势将更加明显，在
某种程度上，互连系统设计将主导系统的电气设计。系统时钟频率的不断提高，使得互
连系统的时序预算呈指数下降，目前时序预算已经降至lJps量级，所以一旦互连系统出现
错误，将会影响整个系统的时序，造成系统数据传输错误。
评论
加载更多
推荐下载
查看更多
精选文集
相关视频
-
littlefulse 多元新技术赋能安全可靠和高效
-
cadence allegro 快速入门实战100讲
-
PSpice简单入门教程
-
集成电路版图设计技术
-
Digital VLSI Design (RTL to GDS)
-
Altium Designer常见问题解答500例视频合集
推荐帖子
精选电路图
-
家用电源无载自动断电装置的设计与制作
-
PIC单片机控制的遥控防盗报警器电路
-
短波AM发射器电路设计图
-
开关电源的基本组成及工作原理
-
用NE555制作定时器
-
基于TDA2003的简单低功耗汽车立体声放大器电路
