文档简介
设计了一种用于高速ADC中的全差分套筒式运算放大器.从ADC的应用指标出发,确定了设计目标,利用开关电容共模反馈、增益增强等技术实现了一个可用于12 bit精度、100 MHz采样频率的高速流水线(Pipelined)ADC中的运算放大器.基于SMIC 0.13 μm,3.3 V工艺,Spectre仿真结果表明,该运放可以达到105.8 dB的增益,单位增益带宽达到983.6 MHz,而功耗仅为26.2 mW.运放在4 ns的时间内可以达到0.01%的建立精度,满足系统设计要求.
评论
加载更多
推荐下载
查看更多
精选文集
相关视频
-
Soc Design Lab - NYCU 2023
-
嵌入式开发入门模电（模拟电路）基础
-
电赛特训营（硬币检测装置）
-
微波收发机系统ADS仿真与设计实践
-
数模混合信号电路设计（鲁汶大学）
-
进阶混讯实体晶片布局设计
推荐帖子
精选电路图
-
CCD图像传感器在微光电视系统中的应用
-
如何利用ESP8266制作一个简单的四轴飞行器
-
非常简单的150W功放电路图
-
一个简单的警笛电路图
-
优化电路板布局的简单方法
-
使用NE555和磁簧开关的橱柜照明电路
