共阴极七段数码管的译码程序-FPGA/CPLD相关资料下载-EEWORLD下载中心

共阴极七段数码管的译码程序rar

1星发布者: baidu_linker

2014-03-05 | 1积分 | 39.35KB | 1 次下载

下载收藏评论

文档简介

标签：共阴极七段数码管的译码程序

共阴极七段数码管的译码程序，用VHDL程序编写

加载更多

推荐下载

                        基于USB接口的数据采集系统的设计与实现

                        rom地址宽度8位

                        详细功能:曾经学习VHDL时公司老工程师给的的经典实例

                        一种改进的2D-DCT的FPGA实现

                        1553B编解码程序 Verilog HDL

                        VHDL数字电路设计教程

                        UsingLightweightIPwiththeNiosIIProcessor

                        基于FPGA的任意波形发生器的设计

                        基于FPGA的64点FFT处理器设计

                        synplifypro8.0的破解补丁

                        基于VHDL语言的扩频相关器设计与实现

                        基于CPLD的低频双路信号源的设计与实现

                        来个猛的-Design Compiler Optimization Reference Manual, version G-2012.06

                        cpld 控制 8-32M sdram 控制器 maxII epm570实现。

                        基于FPGA的VHDL语言设计优化

                        ppm编码

                        来自Xilinx美国代理nuho公司的ISE9.1i培训

                        Synopsys的license生成器

                        Fundamentals of III-V Semiconductor MOSFETs01

                        基于SOPC的视频编解码IP核的设计

                        数字滤波器实现

                        基于CPLD芯片的全数字鉴频器

                        基于NiosⅡ的电能质量监测系统设计

                        Static Timing Analysis for Nanometer Designs

                        FPGA内部培训资料，cyclone

                        基于FPGA的交通灯系统控制程序。用的是verilog.

                        精通verilog HDL语言编程源码9——RS(204,188)译码器的设计

                        verilog hdlverilog hdlverilog hdlverilog hdlverilog hdl

                        掌握Verilog的设计利器

                        基于ALTERA的FPGA／CPLD下载电路设计

精选文集