Verilog超详细教程-北京大学于敦山

文档内容节选

数字集成电路设计入门 从HDL到版图 于敦山 北大微电子学系 课程内容一 介绍Verilog HDL 内容包括： Verilog应用 Verilog语言的构成元素 结构级描述及仿真 行为级描述及仿真 延时的特点及说明 介绍Verilog testbench 激励和控制和描述 结果的产生及验证 任务task及函数function 用户定义的基本单元primitive 可综合的Verilog描述风格 课程内容二 介绍Cadence Verilog仿真器 内容包括： 设计的编译及仿真 源库source libraries的使用 用VerilogXL命令行界面进行调试 用NC Verilog Tcl界面进行调试 图形用户界面GUI调试 延时的计算及反标注annotation 性能仿真描述 如何使用NC Verilog仿真器进行编译及仿真 如何将设计环境传送给NC Verilog 周期cycle仿真 课程内容三 逻辑综合的介绍 简介 设计对象 静态时序分析 STA design analyzer环境 可综合的HDL编码风格 可综合的Ve......