使用测频方法实现位同步的FPGA实现-FPGA/CPLD相关资料下载-EEWORLD下载中心

使用测频方法实现位同步的FPGA实现zip

1星发布者: cclcxy

2013-08-13 | 1积分 | 2.39MB | 35 次下载

文档简介

标签：位同步测频

使用测频方法实现位同步的FPGA实现。

因为曼彻斯特编码高电平保持时间只有半个周期或一个周期，所以先通过测量曼彻斯特编码高电平时间来得到频率。即在高电平时，由50M脉冲触发计数，直到下降沿时结束计数并存储计数值，并与前次存储值进行比较，存较小值N，得出半个同步时钟周期N/50000000，从而计算出同步时钟的频率f。

加载更多

推荐下载

                        ModelSim SE 6.1 (电子仿真)具体破解

                        基于SOPC技术的视频叠加器设计

                        基于FPGA模糊控制芯片的设计

                        Verilog quick guide with lots of helpful tips and tricks

                        基于FPGA的数字复接器的设计

                        stateCAD 软件

                        数字电路设计与verilog编程实现

                        基于CPLD的出租车计费器

                        EP1C6_EP1C12核心板原理图

                        Xilinx公司FPGA设计技术问答精选

                        Xilinx FPGA上的嵌入式系统设计实例

                        QuartusII9.0破解器和破解方法

                        FPGA开发全攻略

                        《cpld_fpga应用技术与工程实践》源代码

                        主要关于一些fpga的编程实例

                        基于FPGA的工程机械CAN总线技术研究

                        分频计数的VHDL文件，并用数码管显示

                        是用VHDL语言写的对A/D转换模块的控制程序

                        基于线阵CCD的数据采集系统设计和VHDL实现

                        可编程控制器讲义－－电磁阀的结构

                        Implementing Multipliers in FPGA Devices

                        基于FPGA的OFDM系统设计与实现.pdf

                        《SynplifyguideforModelsim》

                        n_CIC滤波器的FPGA实现

                        5 ps RMS  (TDC) implemented in a fpga

                        FPGA_CPLD选型与设计优化

                        基于CPLD的低频相位测量仪的设计与实现.pdf

                        Quartus 培训ppt，altera的内部网络搞得之DSPBuilder

                        FPGA管脚分配需要考虑的因素

                        Documents_XilinxDocs_FIFO_documentation_ip

精选文集