下载中心
关于SDRAM内存涉及到的一下参数和思路的书pdf
1星 发布者: crazyjackson

2013-09-29 | 1积分 | 548.75KB |  1 次下载

下载 收藏 评论

文档简介
标签: 关于

关于

内存

内存

SDRAM

SDRAM

DDRSDRAM

DDRSDRAM

简述

简述

的不

的不

错文

的不

关于内存SDRAM和DDRSDRAM简述的不错文章1、认识内存相关工作流程与参数 首先,我们还是先了解一下内存的大体结构工作流程,这样会比较容量理解 这些参数在其中所起到的作用。这部分的讲述以 SDRAM 为例,因为时序图看起来 会简单一些,但相关概念与 DDR SDRAM 的基本相同。 SDRAM 的内部是一个存储阵列,将数据“填”进去,你可以它想象成一张表格。 和表格的检索原理一样,先指定一个行(Row) ,再指定一个列(Column) ,我们 就可以准确地找到所需要的单元格, 这就是内存芯片寻址的基本原理。 对于内存, 这个单元格可称为存储单元,那么这个表格(存储阵列)叫什么呢?它就是逻辑 Bank(Logical Bank,下文简称 L-Bank) 。SDRAM 内部 L-Bank 示意图,这是一个 8X8 的阵列,B 代表 L-Bank 地址编号, C 代表列地址编号,R 代表行地址编号。如果寻址命令是 B1、R2、C6,就能确定 地址是图中红格的位置。 目前的内存芯片基本上都是 4 个 L-Bank 设计,也就是说一共有 4 个这样的 “表格”。寻址的流程也就是――先指定 L-Bank 地址,再指定行地址,然后指 列地址最终的确寻址单元。 在实际工作中,L-Bank 地址与相应的行地址是同时发出的,此时这个命令 称之为“行有效”或“行激活”(Row Active) 。在此之后,将发送列地址寻址 命令与具体的操作命令(是读还是写) ,这两个命令也是同时发出的,所以一般 都会以“读/写命令”来表示列寻址。根据相关的标准,从行有效到读/写命令发 出之间的间隔被定义为 tRCD,即 RAS to CAS Delay(RAS 至 CAS 延迟,RAS 就是 行地址选通脉冲,CAS 就是列地址选通脉冲) ,大家也可以理解为行选通周期。 tRCD 是 SDRAM 的一个重要时序参数, 可以通过主板 BIOS 经过北桥……

评论
相关视频
  • 控制系统仿真与CAD

  • PLC功能指令应用详解

  • 微波毫米波电路分析与设计

  • Android车载系统框架

  • 天线原理与基本参数

  • 嵌入式电机驱动 SoC NSUC1610 的座椅通风应用解说

推荐帖子
精选电路图
  • 家用电源无载自动断电装置的设计与制作

  • PIC单片机控制的遥控防盗报警器电路

  • 短波AM发射器电路设计图

  • 开关电源的基本组成及工作原理

  • 用NE555制作定时器

  • 基于TDA2003的简单低功耗汽车立体声放大器电路

×