生成18级的m序列的VerilogHDL程序-FPGA/CPLD相关资料下载-EEWORLD下载中心

生成18级的m序列的VerilogHDL程序rar

1星发布者: flexbuilder

2014-03-05 | 1积分 | 234.44KB | 4 次下载

下载收藏评论

文档简介

标签：生成18级的m序列的VerilogHDL程序

生成18级的m序列的VerilogHDL程序，很具有代表性的算法

加载更多

推荐下载

                        LTE标准下Turbo码编译码器的集成设计

                        Vhdl hand book   a very good reference for vhdl language describing , syntax of the language with ex

                        cpld下在线资料ByteBlaster

                        quartus12.0和谐软件

                        基于Verilog HDL的流水灯程序设计

                        基于NiosII的VGA图像控制器的研究与设计

                        XILINX的数字锁相环知识

                        基于VHDL语言的HDB3编译码器的一种实现方法

                        CCD时序信号发生器的设计

                        网上流传的用来实现FPGA驱动VGA

                        基于FPGA的关节式坐标测量机温度测量系统设计

                        EDA技术在电子专业毕业设计中的应用

                        SystemVerilog for Design

                        16Kbs类MELP语音压缩编码器的FPGA实现

                        基于FPGA器件的消除按键抖动方法研究

                        EDA设计(全稿)

                        基于VHDL语言

                        PWM Verilog HDL原码和底层C驱动

                        用VHDL编写的计算器：能实现简单的加减乘除四则运算

                        68kasm Cross Assembler Users' Manual

                        一体化摄像机变焦控制系统的设计

                        freescale(飞思卡尔)Verilog HDL规范(coding style)

                        基于FPGA的大屏幕全彩LED扫描控制器设计

                        MSP430与CC1100通过SPI接口通信

                        FPGA的空间容错技术研究

                        基于FPGA的FFT处理器的设计与研究

                        基于FPGA的8路RS232信号转换

                        xilinx EDK virtexII xc2vp30用户自定义IP核led灯实验

                        关于MIG核功能仿真

                        基于FPGA的图像边缘检测器的研究和设计

精选文集