VHDL的数字时钟程序24小时计数显示；具有校时功能（时-FPGA/CPLD相关资料下载-EEWORLD下载中心

VHDL的数字时钟程序24小时计数显示；具有校时功能（时rar

1星发布者: flexbuilder

2014-03-05 | 1积分 | 11.82KB | 9 次下载

下载收藏评论

文档简介

标签： vhdl 数字数字时钟程序小时

VHDL的数字时钟程序24小时计数显示；具有校时功能（时，分）；实现闹钟功能（定时，闹响）；

加载更多

推荐下载

                        AXI Bus Functional Model v1.9 pb001_axi_bfm

                        基于FPGA实时处理的双目测距系统,系统项目

                        这是在ALTEAR上使用的代码。他是用来NOIS II开发的代码。可以用的。

                        Xilinx_FPGA最新培训讲义

                        基于FPGA的空调温度控制系统设计

                        如何设计最优化的状态机

                        基于CPLD的环场显示系统研究

                        集成电路测试课件共享

                        1实现六个数码管串行扫描电路2六个数码管滚动显示电路

                        基于FPGA的JPEG实时图像编解码系统

                        基于SOPC的可穿戴机多处理器设计

                        视频编码芯片TFP410的FPGA初始化

                        二维RS乘积码的设计及FPGA实现

                        双音多频接收系统分析及其FPGA设计

                        《CPLD/FPGA嵌入式应用开发技术白金手册》源代码

                        多时钟设计白皮书

                        The Scientist and Engineer's Guide to Digital Signal Processing

                        滤波器的vhdl实现滤波器的vhdl实现

                        如何在STM32上得到高精度的ADC

                        VHDL编程的一些心得体会

                        FFT高速傅立叶变换的VHDL源代码可以综合

                        片上时钟系统的研究与设计

                        各类电路图设计资料

                        基于CPLD的大屏幕扫描电路设计

                        Synopsys Chip Synthesis Workshop2000

                        本文描述了数字钟的设计方案和具体的设计步骤及代码

                        Wishbone SPEC.

                        实现电子密码锁的功能

                        基于CPLD的脉冲信号发生器的设计

                        基于FPGA技术的交通灯控制系统设计.pdf

精选文集