基于CPLDFPGA的半整数分频器的设计[pic]关于小数分频器 的小组要求:1:应用ALTERA器件实现2:语言尽量用vhdl语言3:实现8.7分频4:通过一个月的时间实现,应包括电路原理图,电路示意图,vhdl源程序,程序流成图,波形仿真图等.5:本人有各种芯片,负责防真和电路实现!计划:分以下几个步骤进行1:小数分频原理2:电路组成3:小数分频器的HDL设计4:波形仿真5:电路实现群号:10666250(临时)相关资料 1基于CPLD/FPGA的半整数分频器的设计摘要：简要介绍了CPLD/FPGA器件的特点和应用范围，并以分频比为2.5的半整数分频器的设计为例，介绍了在MAX+plusII开发软件下，利用VHDL硬件描述语言以及原理图的输入方式来设计数字逻辑电路的过程和方法。关键词：VHDL CPLD/FPGA 数字逻辑电路设计 半整数分频器1 引言CPLD（Complex programmable Logic Device，复杂可编程逻辑器件）和FPGA（Fieldprogrammable GatesArray，现场可编程门阵列）都是可编程逻辑器件，它们是在PAL、GAL等逻辑器件基础上发展起来的。同以往的PAL、GAL相比，FPGA/CPLD的规模比较大，适合于时序、组合等逻辑电路的应用。它可以替代几十甚至上百块通用IC芯片。这种芯片具有可编程和实现方案容易改动等特点。由于芯片内部硬件连接关系的描述可以存放在磁盘、ROM、PROM、或EPROM中，因而在可编程门阵列芯片及外围电路保持不动的情况下，换一块EPROM芯片，就能实现一种新的功能。它具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及实时在检验等优点，因此，可广泛应用于产品的原理设计和产品生产之中。几乎所有应用……