文档简介
标签：
用VHDL写的运动计时表程序
用VHDL写的运动计时表程序，用Modelsim仿真已经通过，帖出来与大家分享。
评论
加载更多
推荐下载
查看更多
精选文集
相关视频
-
Verilog RTL编程实践
-
FPGA时序约束
-
领航者ZYNQ开发板视频
-
Verilog HDL数字集成电路设计原理与应用
-
正点原子领航者ZYNQ视频第一期FPGA设计篇
-
赛灵思FPGA开发板图像及其数字处理
推荐帖子
精选电路图
-
家用电源无载自动断电装置的设计与制作
-
PIC单片机控制的遥控防盗报警器电路
-
短波AM发射器电路设计图
-
开关电源的基本组成及工作原理
-
用NE555制作定时器
-
基于TDA2003的简单低功耗汽车立体声放大器电路
