54/742814 位并行二进制累加器简要说明：54/74S281 为 4 位并行二进制累加器，其主要电特性的典型值如下（具体厂家有可能不是完全一至）：型号 加法时间 PD54/74S281 20ns 720mW54/74S281 由一个算术逻辑单元/函数产生器和一个移位寄存器构成。其中，算术逻辑单元与 54/74LS181 类似。当工作方式控制端（M）为低电平时，执行 16 种算术运算。当M为高电平时，执行 7 种逻辑运算。利用进位输入端（CI0），进位产生方式控制端FG和进位传输输出端/FP可直接与超前进位产生器54/74S182 相连。移位寄存器与 54/74S194 类似，同时还具有多路输入/输出级联线。利用方式控制端（MR）、功能选择端（SRA,SRB）可对移位寄存器进行控制。引出端符号：A0~A3 运算数输入端CIn 进位输入端COn+4 进位输出端CP 时钟输入端DSL/QR 左移输入/右移输出DSR/QL 右移输入/左移输出F0~F3 运算输出端FG 进位产生输出端（低电平有效）/FP 进位传输输出端（低电平有效）M，MR 工作方式控制端S0~S2 功能选择端SRA,SRB外部管腿图：