实用闹钟的verilog代码。不是vhdl的！经过ldv验证-FPGA/CPLD相关资料下载-EEWORLD下载中心

实用闹钟的verilog代码。不是vhdl的！经过ldv验证rar

1星发布者: huhuhah0009

2014-03-05 | 1积分 | 3.88KB | 0 次下载

下载收藏评论

文档简介

标签：实用闹钟的verilog代码不是vhdl的经过ldv验证

实用闹钟的verilog代码。不是vhdl的！经过ldv验证

加载更多

推荐下载

                        基于NiosⅡ软核处理器的嵌入式MP3播放器

                        基于SOPC的LED显示屏控制器设计

                        具有自动聚焦功能的视频处理器的设计

                        网络中交换节点的上数据的交换和下行数据分发的硬件实现

                        CPLD-FPGA(第5章)-07.pdf

                        Altera官方培训课程：利用TimeQuest静态时序分析器来验证性能，强烈推荐！！！

                        Xilinx最新官方培训视频教程：Synthesis-Options

                        采用FPGA的任意分频系统研究

                        精通verilog HDL语言编程源码之3--伽罗华域乘法器设计

                        82印制板层压工艺技术及品质控制（二）

                        免费的IP核4

                        verilog HDL原码一种简单的同步FIFO原码

                        周立功FusionStartKit，fpga开发板的实验例程，FlashMemory初始化RAM实验

                        用ARM和FPGA实现无线局域网的安全接入

                        FPGA CPLD应用设计200例.part08

                        基于CPLD的压电生物传感器检测电路的设计

                        基于CPLD的USB总线的隔离接口实现

                        基于FPGA的CCD驱动电路的设计

                        最详细的ＮＩＯＳＩＩ开发教程

                        USB 1.1 IP-CORE和设计范例 VHDL源代码

                        Spartan-3 Generation FPGAs应用资料

                        24小时时钟设计程序

                        新型紫外光通信系统调制解调器的FPGA实现

                        Improvable Deflate Algorithm

                        8259 VHDL代码

                        一种雷达窄带数字接收机设计及关键技术研究

                        NP与PHY通信的FPGA实现

                        虚拟器件和虚拟接口模型

                        Source about: interface keyboard with FPGA.

                        FPGA数字信号处理的实现.pdf

精选文集