“锁相环”(PLL) 是现代通信系统的基本构建模块。PLL 通 常用在无线电接收机或发射机中，主要提供“本振”(LO) 功 能；也可用于时钟信号分配和降噪，而且越来越多地用作高采 样速率模数 (A/D) 转换的时钟源。 随着集成电路加工中功能器件的尺寸缩小，器件电源电压也 呈下降趋势，包括 PLL 和其它混合信号功能所用的电源。然 而，PLL 的关键元件——“压控振荡器”(VCO) 的实用技术 要求并未随之大幅降低。许多高性能 VCO 设计仍然采用分 立电路来实施，可能要求高达 30 V 的电源电压。这就给当今 的 PLL 或 RF 系统设计师提出了挑战：低压 PLL IC 如何与高 压 VCO 实现接口。电平转换接口通常利用有源滤波电路来实 施，这将在下文讨论。 本文将分析说明 PLL 的基本原理，考察采用高压 VCO 的 PLL 设计的当前技术水平，讨论典型架构的利弊，并介绍高压 VCO 的一些替代方案。