利用verilog hdl编写的浮点加法器运算单元-嵌入式开发相关资料下载-EEWORLD下载中心

利用verilog hdl编写的浮点加法器运算单元rar

1星发布者: justyouandmehr

2014-03-05 | 1积分 | 12.19KB | 4 次下载

下载收藏评论

文档简介

标签：利用verilog hdl编写的浮点加法器运算单元

利用verilog hdl编写的浮点加法器运算单元，单精度。

加载更多

推荐下载

                        A small implementation of web server

                        DA5615和AD1549的驱动和芯片技术文档

                        1602液晶显示程序+1302温度测量+18b20显示时间(C语言)

                        嵌入式操作ARM指令系统

                        基于单片机与CPLD的高速数据采集系统

                        LPC2292 I2C接口程序

                        根据H2410F修改的vivi

                        开关磁阻电动机模糊控制器的单片机实现

                        nios常用的函数说明nios常用的函数说明

                        Android 俄罗斯方块源码

                        基于CPLD的交通灯系统设计

                        这是一段源代码

                        c-c++的绘图算法

                        Scan image DSP processSca n image DSP processSca n image DSP processSca n image DSP process

                        大三时的操作系统实验报告完整版

                        在凌阳spce061A的开发环境ide2.0.0下

                        RSM232P产品数据手册

                        基于SVG的空间数据表达与组织的关键技术研究

                        NI－GPIB例程

                        IAR_EWARM嵌入式系统编程与实践.pdf

                        MSP430X44X子程序

                        Mobile phone application for locating the misscalls from india

                        PS2鼠标的模拟(里面附了很多鼠标的相关资料)强烈推荐

                        基于MAX114的高速数据采集系统设计

                        如何编译uClinux内核 如何编译uClinux内核

                        基于面阵CCD器件的图像采集系统

                        输入多叉路口可以通行的方向个数和方向以及不能通行的方向和个数

                        基于S5PV210模拟智能家居嵌入式系统的设计_乔强国.pdf

                        linux学习资料

                        这是一个讲述有关ecc加密芯片的内部资料

精选文集